A printed circuit board with embedded capacitors and a manufacturing process thereof

• Main Authors: JIN, HYEON JU, KANG, JANG GYU, MIN, BYEONG RYEOL, NAM, CHANG HYEON, LEE, SEOK GYU
• Format: Patent
• Language: English; Korean
• Published: 01.07.2004
• Edition: 7
• Subjects: CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS; PRINTED CIRCUITS

PURPOSE: A printed circuit board with embedded capacitors, and a manufacturing process thereof are provided to reduce loss of raw materials and simplify a manufacturing cost by filling up a paste into a desired part. CONSTITUTION: A plurality of inner via-holes are formed at a predetermined part of a non-copper foil laminate(101). The inner via-holes are filled up by a capacitor paste(103). A plurality of copper foil layers are formed on a top part and a bottom part of the capacitor paste. A dry film pattern is formed on the copper foil layers. A top electrode(108a), a bottom electrode(108b), and a signal circuit pattern(109) are formed by exposing and developing the dry film. A resin-coated copper layer(110) is formed on the predetermined region including the top electrode, the bottom electrode, and the signal circuit pattern. An outer via-hole(111) and a through-hole(112) are formed on an insulating layer and the copper-foil layer. A plating process for each inner wall of the outer via-hole and the through-hole is performed. 본 발명은 BaTiO과 에폭시 수지의 합성물로 이루어진 고유전율의 중합체 커패시터 페이스트를 인쇄회로기판의 내층 비아홀에 충진시킨 커패시터 내장형 인쇄회로기판 및 그 제조 방법에 관한 것이다. 본 발명에 따른 커패시터 내장형 인쇄회로기판의 제조 방법은, ⅰ) 무동박 적층판의 소정 부분에 복수의 내층 비아홀을 가공하는 단계; ⅱ) 가공된 복수의 내층 비아홀에 커패시터 페이스트를 충진시키는 단계; ⅲ) 커패시터 페이스트 상부 및 하부 각각에 동박층을 형성하는 단계; ⅳ) 동박층 상에 소정의 드라이 필름 패턴을 형성하는 단계; ⅴ) 드라이 필름 패턴을 노광 및 현상하여 상부 및 하부전극 및 신호회로 패턴을 형성하는 단계; ⅵ) 상부 및 하부전극 및 신호회로 패턴이 형성된 상부에 수지 코팅된 동박층을 적층하는 단계; ⅶ) 수지 코팅된 동박층에 외층 비아홀과 도통홀을 가공하는 단계; 및 ⅷ) 외층 비아홀 및 도통홀 내벽을 도금하는 단계를 포함한다. 본 발명에 따르면, 미리 가공된 비아홀에 페이스트형 커패시터를 충진시킴으로써, 재료비가 절감되며, 새로운 추가 인쇄회로기판 층이 필요 없을 뿐만 아니라 공정 구현도 용이하다.