Flash memory device and method for manufacturing the same

• Main Authors: SHIN, JIN HYEON, SHIN, WANG CHEOL, CHOI, JEONG HYEOK
• Format: Patent
• Language: English; Korean
• Published: 08.04.2004
• Edition: 7
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

PURPOSE: A flash memory device and fabricating method thereof are provided to form easily a contact hole for opening a fuse by locating a top side of the fuse and a top side of a gate electrode body on the same line. CONSTITUTION: A flash memory device includes a semiconductor substrate(100), a gate electrode body of a cell transistor, and a fuse(155). The semiconductor substrate(100) includes a cell region and a peripheral region. An isolation layer is formed on the semiconductor substrate(100). The gate electrode body is formed on the cell region of the semiconductor substrate(100). The fuse(155) is formed on the peripheral region of the semiconductor substrate(100). The gate electrode body is formed by stacking a floating gate electrode and a control gate electrode(150). A top side of the fuse(155) and a top side of the gate electrode body are located on the same line. 플레쉬 메모리 소자의 퓨즈와, 게이트 전극체의 단차를 감소시킬 수 있으며, 제조 공정을 단순화할 수 있는 플레쉬 메모리 소자 및 그 제조방법을 개시한다. 개시된 본 발명의 플레쉬 메모리 소자는, 셀 영역 및 주변 영역을 포함하는 반도체 기판, 상기 반도체 기판의 셀 영역에 형성되는 셀 트랜지스터의 게이트 전극체, 및 상기 반도체 기판의 주변 영역에 형성되며 상기 셀 트랜지스터의 게이트 전극체와 그 끝단이 동일선상에 위치하는 퓨즈를 포함한다. 이때, 상기 게이트 전극체는 터널 산화막, 제 1 폴리실리콘막으로 형성되는 플로팅 게이트 전극, 게이트 전극간 절연막, 및 제 2 폴리실리콘막과 실리사이드막이 적층된 콘트롤 게이트 전극이 적층된 형태로 구성되고, 상기 퓨즈는 제 1 폴리실리콘막, 게이트 전극간 절연막, 제 2 폴리실리콘막 및 실리사이드막이 적층된 형태로 구성된다.