Devices and Method of manufacturing semiconductor

• Main Authors: KIM, MU SEONG, SEO, SANG HUN, LEE, HAN SIN, PARK, SEUNG HYEON, YANG, WON SEOK
• Format: Patent
• Language: English; Korean
• Published: 11.03.2004
• Edition: 7
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

PURPOSE: A semiconductor device and a fabricating method thereof are provided to form an ion implantation layer for high-density source/drain of a PMOS transistor by using the second insulating layer as a mask instead of an etch stop layer. CONSTITUTION: The first insulating layer is formed on an entire surface of a semiconductor substrate including a PMOS transistor region, an NMOS transistor region, a PMOS transistor gate pattern(PG), an NMOS transistor gate pattern(NG), an n-type well, and a p-type well. Ions are implanted on the p-type well to form a high-density source/drain by forming a photoresist pattern on the NMOS transistor gate pattern(NG) and the p-type well including a gate spacer and using the insulating layer formed on the PMOS transistor gate pattern(PG) and the second gate spacer(16b). An interlayer and a contact(C) are formed thereon. 본 발명은 반도체소자 및 이를 제조하는 방법에 관한 것으로, 본 발명은 게이트 패턴을 마스크로 하여 저농도의 소스/드레인을 위한 이온이 n 웰에 주입된 PMOS 트랜지스터영역과; 게이트패턴 및 그 양측벽에 형성된 게이트 스페이서를 마스크로 하여 고농도의 소스/드레인을 위한 이온이, 게이트 패턴을 마스크로 하여 저농도의 소스/드레인을 위한 이온이 p 웰에 주입된 NMOS 트랜지스터영역;을 구비한 반도체기판에 있어서: 상기 반도체기판 전면에 형성되는 절연막을 마스크로 하여 고농도의 소스/드레인을 위한 이온이 주입층을 형성하는 단계를 구비하고 있다.