REGISTER CAPABLE OF CORRESPONDING TO WIDE FREQUENCY BAND AND SIGNAL GENERATING METHOD USING THE SAME

• Main Authors: IKEDA HIROAKI, IIZUKA TAKUO, SUGANO TOSHIO, NISHIO YOJI, SHIBATA KAYOKO, SORIMACHI MASAYUKI, FUNABA SEIJI
• Format: Patent
• Language: English; Korean
• Published: 11.02.2003
• Edition: 7
• Subjects: AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATIONOF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES; BASIC ELECTRONIC CIRCUITRY; CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; ELECTRICITY; INFORMATION STORAGE; PHYSICS; PULSE TECHNIQUE; STATIC STORES

PURPOSE: To provide a register capable of coping with a wide frequency range and without depending on the number of mounted devices. CONSTITUTION: A value of an external delay replica 50 is fixed and set by assuming the maximum value of the number of devices to be coped with. Setting of the realistic maximum and minimum values to an internal delay replica 403 is possible by dividing a desired frequency range into a plurality of sub- frequency ranges and using delay quantity of an output buffer and the internal delay replica 403 by switching them by every individual sub-frequency range. Selection of the delay quantity in the internal delay replica 403 can be performed by a selection pin 404. Thus, sufficient setup time and hold time are secured to an internal clock signal intCLK generated by DLL(Delay Locked Loop) regarding a latch operation inside the register without depending high/low of frequency and the number of mounted devices if the frequency is within the desired range and unless the permitted number of devices is exceeded. 탑재 메모리 장치의 개수의 최대값을 가정하며, 외부 지연 리플리카의 값을 고정하고 설정한다. 희망 주파수 대역은 복수의 서브 주파수 대역으로 분할되고, 출력 버퍼와 내부 지연 리플리카의 지연 시간은 모든 서브 주파수 대역에서 스위칭되고 사용되어, 실제 최대값과 실제 최소값을 내부지연 리플리카로 설정한다. 선택핀은 내부 지연 리플리카의 지연 시간을 선택한다. 따라서, 주파수 레벨과 탑재 메모리 장치의 개수에 무관하게, 희망 주파수 대역내에서 허용가능한 개수의 메모리 장치로, 레지스터에서 래치 동작시, 지연 동기 루프회로에 의해 발생되는 내부 클럭 신호의 셋업타임과 홀드타임을 충분히 확보할 수 있다.