STRUCTURE AND METHOD FOR A COMPACT TRENCH-CAPACITOR DRAM CELL WITH BODY CONTACT

• Main Authors: RADENS CARL J, MANDELMAN JACK A
• Format: Patent
• Language: English; Korean
• Published: 13.08.2002
• Edition: 7
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

PURPOSE: A structure for a compact trench-capacitor dynamic random access memory(DRAM) cell with a body contact is provided to prevent a floating body effect by remarkably removing a floating well effect in a vertical memory cell array and reducing a great deal of device-to-device interconnections. CONSTITUTION: A plurality of annular memory cells that are arranged in rows and columns are included in a compact DRAM cell array. Each annular memory cell includes a vertical metal oxide semiconductor field effect transistor(MOSFET)(100) and an underlying capacitor that are in electrical contact to each other through a buried-strap outdiffusion region which is present within a portion of a wall of each annular memory cell such that the portion partially encircles the wall. The remaining portions of the wall of each annular memory cell have a body contact region that serves to electrically connect the annular memory cell to an adjacent array well region. The DRAM cell array also includes a plurality of wordlines(52) overlaying the vertical MOSFETs, and a plurality of bitlines(60) that are orthogonal to the plurality of wordlines. 본 발명은 플로팅 바디 이펙트(floating body effect)와 디바이스간의 상호 작용을 실질적으로 최소화하는 콤팩트 DRAM 셀 어레이를 제공한다. 콤팩트 DRAM 셀 어레이는 행과 열 방향으로 배열된 복수 개의 고리형 메모리셀을 포함한다. 각 고리형 메모리 셀은 그 벽 일부분에 존재하는 매립형 스트랩 외확산(buried strip outdiffusion) 영역을 통해 서로 전기적으로 접촉되어 있는 하위 캐패시터와 종형 MOSFET을 포함하며 그 일부분이 상기 벽을 부분적으로 둘러싼다. 각 고리형 메모리 셀의 벽 중 나머지 부분은 상기 고리형 메모리 셀을 인접 어레이 우물 영역에 전기적으로 연결시키는 바디 콘택(body contact) 영역을 갖는다. 또한, DRAM 셀 어레이는 종형 MOSFET 위에 있는 복수 개의 워드라인과 상기 복수 개의 워드라인에 직교하는 복수 개의 비트라인을 포함한다.