SEMICONDUCTOR WAFER SEMICONDUCTOR CHIP AND PROCESS FOR PRODUCING THE SEMICONDUCTOR DIVICE

• Main Authors: SONODA TAKAHIRO, SAITOH YOSHIKAZU, MORITA SADAYUKI
• Format: Patent
• Language: English; Korean
• Published: 29.01.2002
• Edition: 7
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; INFORMATION STORAGE; MEASURING; MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES; PHYSICS; SEMICONDUCTOR DEVICES; STATIC STORES; TESTING

PURPOSE: To provide a test system for a semiconductor device wherein yield of an assembly is improved by checking an electric contact between a needle and a terminal of each semiconductor chip using less numbers of needles and contact terminals at burn-in. CONSTITUTION: An MCP of a package structure is provided, where a volatile SRAM semiconductor clip and a non-volatile flash memory semiconductor chip are mounted. In steps S201-S212, the SRAM semiconductor chip and the flash memory semiconductor chip are burned in semiconductor wafer state, and a sound SRAM semiconductor chip and flush memory semiconductor chip which have been burned in are mounted to provided the MCP. At the burn-in, the needle of a burn-in board is allowed to contact six test-specific signal terminals of a test circuit mounted on the semiconductor chips, for checking contact. 본 발명은 반도체웨이퍼, 반도체 칩 및 반도체장치의 제조방법에 관한 것으로서 번인시에 소수의 지침(Needle)수 및 컨택단자수에서 각 지침(Needle)과 각 반도체 칩의 각 단자와의 상이의 전기적인 컨택체크를 실행하고 휘발성의 SRAM의 반도체 칩과 불휘발성의 후래쉬메모리 반도체 칩을 탑재한 패키지구조의 MCP에 있어서 스텝(S201 ~ S212)에 따라서 SRAM 및 후래쉬 메모리의 각 반도체 칩을 반도체웨이퍼의 상태에서 번인을 실행하고 번인 완료의 우량품의 SRAM 및 후래쉬 메모리의 반도체 칩을 탑재하여 MCP를 조립한다. 상기 번인 시에 번인 보드의 지침(Needle)을 각 반도체 칩에 탑재된 테스트 회로의 6개의 테스트 전용신호단자에 접촉시켜서 컨택 체크를 실행하여 조립품의 수율향상을 실현하는 것이 가능한 반도체장치의 테스트 시스템을 제공하는 기술이 제시된다.