PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE
PURPOSE: To provide a manufacturing method of a semiconductor device, for manufacturing an LDD region, a pocket layer and a high concentration source/ drain(S/D) region with minimum number of manufacturing processes. CONSTITUTION: In the manufacturing method of a semiconductor device, gate electrode...
Saved in:
Main Authors | , , |
---|---|
Format | Patent |
Language | English Korean |
Published |
27.10.2001
|
Edition | 7 |
Subjects | |
Online Access | Get full text |
Cover
Loading…
Abstract | PURPOSE: To provide a manufacturing method of a semiconductor device, for manufacturing an LDD region, a pocket layer and a high concentration source/ drain(S/D) region with minimum number of manufacturing processes. CONSTITUTION: In the manufacturing method of a semiconductor device, gate electrodes are formed in N/P channel transistor(Tr) forming regions on a CMOS semiconductor substrate, a sidewall spacer(SS) is formed on a gate electrode sidewall, a P-channel Tr forming region is coated with a resist, an S/D region is formed in the N-channel Tr forming region, a part of SS in the gale electrode in the region is removed, an LDD region is formed, the resist is removed, an N-channel Tr forming region is coated with a resist, an S/D region is formed in the P-channel Tr-forming region, a part of SS in the gate electrode in the region is removed and the LDD region is formed.
본 발명은 (a) CMOS 회로 형성용 반도체 기판상의 N 채널 및 P 채널 트랜지스터 형성 영역에 게이트 전극을 형성하며, (b) 게이트 전극 측벽에 사이드 월 스페이서를 형성하며, (c) 상기 P 채널 트랜지스터 형성 영역을 레지스트로 피복하여, 상기 레지스트, 게이트 전극 및 사이드 월 스페이서를 마스크로서 사용하여 상기 N 채널 트랜지스터 형성 영역에 이온 주입에 의해 소스 / 드레인 영역을 형성하며, (d) 상기 N 채널 트랜지스터 형성 영역에서의 게이트 전극의 사이드 월 스페이서의 일부를 제거하며, (e) 상기 레지스트, 게이트 전극 및 얻어진 사이드 월 스페이서를 마스크로서 사용하여 N 채널 트랜지스터 형성 영역에 이온주입에 의해 LDD 영역을 형성하며, (f) 상기 레지스트를 제거하며, (g) 상기 N 채널 트랜지스터 형성 영역을 레지스트로 피복하여, 상기 레지스트, 게이트전극 및 사이드 월 스페이서를 마스크로서 사용하여 상기 P 채널 트랜지스터 형성 영역에 이온 주입에 의해 소스 / 드레인 영역을 형성하며, (h) 상기 P 채널 트랜지스터 형성 영역에서의 게이트 전극의 사이드 월 스페이서의 일부를 제거하며, (i) 상기 레지스트, 게이트 전극 및 얻어진 사이드 월 스페이서를 마스크로서 사용하여 P 채널 트랜지스터 형성 영역에 이온주입에 의해 LDD 영역을 형성하는 것을 특징으로 하는 반도체 장치의 제조방법 및 이에 의해 제조된 반도체장치에 관한 것이다. |
---|---|
AbstractList | PURPOSE: To provide a manufacturing method of a semiconductor device, for manufacturing an LDD region, a pocket layer and a high concentration source/ drain(S/D) region with minimum number of manufacturing processes. CONSTITUTION: In the manufacturing method of a semiconductor device, gate electrodes are formed in N/P channel transistor(Tr) forming regions on a CMOS semiconductor substrate, a sidewall spacer(SS) is formed on a gate electrode sidewall, a P-channel Tr forming region is coated with a resist, an S/D region is formed in the N-channel Tr forming region, a part of SS in the gale electrode in the region is removed, an LDD region is formed, the resist is removed, an N-channel Tr forming region is coated with a resist, an S/D region is formed in the P-channel Tr-forming region, a part of SS in the gate electrode in the region is removed and the LDD region is formed.
본 발명은 (a) CMOS 회로 형성용 반도체 기판상의 N 채널 및 P 채널 트랜지스터 형성 영역에 게이트 전극을 형성하며, (b) 게이트 전극 측벽에 사이드 월 스페이서를 형성하며, (c) 상기 P 채널 트랜지스터 형성 영역을 레지스트로 피복하여, 상기 레지스트, 게이트 전극 및 사이드 월 스페이서를 마스크로서 사용하여 상기 N 채널 트랜지스터 형성 영역에 이온 주입에 의해 소스 / 드레인 영역을 형성하며, (d) 상기 N 채널 트랜지스터 형성 영역에서의 게이트 전극의 사이드 월 스페이서의 일부를 제거하며, (e) 상기 레지스트, 게이트 전극 및 얻어진 사이드 월 스페이서를 마스크로서 사용하여 N 채널 트랜지스터 형성 영역에 이온주입에 의해 LDD 영역을 형성하며, (f) 상기 레지스트를 제거하며, (g) 상기 N 채널 트랜지스터 형성 영역을 레지스트로 피복하여, 상기 레지스트, 게이트전극 및 사이드 월 스페이서를 마스크로서 사용하여 상기 P 채널 트랜지스터 형성 영역에 이온 주입에 의해 소스 / 드레인 영역을 형성하며, (h) 상기 P 채널 트랜지스터 형성 영역에서의 게이트 전극의 사이드 월 스페이서의 일부를 제거하며, (i) 상기 레지스트, 게이트 전극 및 얻어진 사이드 월 스페이서를 마스크로서 사용하여 P 채널 트랜지스터 형성 영역에 이온주입에 의해 LDD 영역을 형성하는 것을 특징으로 하는 반도체 장치의 제조방법 및 이에 의해 제조된 반도체장치에 관한 것이다. |
Author | HIKITA SATOSHI YOSHINO KAZUHIKO SHIMOMURA NARAKAZU |
Author_xml | – fullname: HIKITA SATOSHI – fullname: YOSHINO KAZUHIKO – fullname: SHIMOMURA NARAKAZU |
BookMark | eNrjYmDJy89L5WRwDgjyd3YNDlZw8w9SALJdQp09_dwVgl19PZ39_YC8EKC4i2uYp7OrgqOfC1YJHgbWtMSc4lReKM3NoOzmGuLsoZtakB-fWlyQmJyal1oS7x1kZGBgaGBgaWxgaupoTJwqABI0Ljg |
ContentType | Patent |
DBID | EVB |
DatabaseName | esp@cenet |
DatabaseTitleList | |
Database_xml | – sequence: 1 dbid: EVB name: esp@cenet url: http://worldwide.espacenet.com/singleLineSearch?locale=en_EP sourceTypes: Open Access Repository |
DeliveryMethod | fulltext_linktorsrc |
Discipline | Medicine Chemistry Sciences |
DocumentTitleAlternate | 반도체장치의 제조방법 및 반도체장치 |
Edition | 7 |
ExternalDocumentID | KR20010093055A |
GroupedDBID | EVB |
ID | FETCH-epo_espacenet_KR20010093055A3 |
IEDL.DBID | EVB |
IngestDate | Fri Jul 19 13:55:01 EDT 2024 |
IsOpenAccess | true |
IsPeerReviewed | false |
IsScholarly | false |
Language | English Korean |
LinkModel | DirectLink |
MergedId | FETCHMERGED-epo_espacenet_KR20010093055A3 |
Notes | Application Number: KR20010014350 |
OpenAccessLink | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20011027&DB=EPODOC&CC=KR&NR=20010093055A |
ParticipantIDs | epo_espacenet_KR20010093055A |
PublicationCentury | 2000 |
PublicationDate | 20011027 |
PublicationDateYYYYMMDD | 2001-10-27 |
PublicationDate_xml | – month: 10 year: 2001 text: 20011027 day: 27 |
PublicationDecade | 2000 |
PublicationYear | 2001 |
RelatedCompanies | SHARP CORPORATION |
RelatedCompanies_xml | – name: SHARP CORPORATION |
Score | 2.5245721 |
Snippet | PURPOSE: To provide a manufacturing method of a semiconductor device, for manufacturing an LDD region, a pocket layer and a high concentration source/... |
SourceID | epo |
SourceType | Open Access Repository |
SubjectTerms | BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES |
Title | PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE |
URI | https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20011027&DB=EPODOC&locale=&CC=KR&NR=20010093055A |
hasFullText | 1 |
inHoldings | 1 |
isFullTextHit | |
isPrint | |
link | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfR3RSsNALMwp6ptOZeqUgtK3ou3aa30ost21bo61pXZjb8PrriBKO1zF3zc9Vt2D7C2XwJHLkUtyyeUAbrPURCeY6LgDhGsmNxeagyiNOLow9C4XtvymcxyQwcR8nlmzBnzUb2Fkn9Bv2RwRNSpFfS_leb38u8RisrZydcffEFU8-onL1Do6RmNm2Crru14UspCqlLqjWA1iSaui93vL6u3AbuVIV532vWm_epey3DQq_hHsRThfXh5D471owQGt_15rwf54nfJGcK19qxOgURxSFJiCkZuCMJvQYfCkvFSiDAMcJYhn3nRIPaUXsH8Jp3DjewkdaMjN_Hfx81G8yXr3DJp5kYs2KMLR05Rw8UqqZGf2wNFXyhYpuhemMFLbPIfOtpkutpMv4VBWW-EpbdgdaJafX-IKzW_Jr6XUfgA184Gv |
link.rule.ids | 230,309,786,891,25594,76906 |
linkProvider | European Patent Office |
linkToHtml | http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfR1dT8Iw8IJoxDdFjR-oSzR7W3Sj2_BhMdAOQWBb5iC8LbR0idEAkRn_vrcGlAfD2_Uuaa7XXO-ud70C3GWCoBPsmLgDDjcIJ1OjgSjDaZjSMutcuuqbzkHgdIbkZWyPS_Cxfguj-oR-q-aIqFEC9T1X5_Xi7xKLqdrK5T1_Q9T8qZ14TF9Hx2jMLFdnLc-PQhZSnVKvF-tBrGhF9P5g280d2HWL_ryF8zRqFe9SFptGpX0IexHON8uPoPQ-r0KFrv9eq8L-YJXyRnClfctjoFEcUhSYhpGbhjAb0m7wrL0WogwDHCWIZ_6oS32tGbB_CSdw2_YT2jGQm_R38Wkv3mS9fgrl2Xwmz0CTDVMIh8uJUyQ7s0eOvlI2FeheEGkJl5xDbdtMF9vJN1DpJIN-2u8GvUs4UJVXeGJbbg3K-eeXvEJTnPNrJcEfb1yEnA |
openUrl | ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fsummon.serialssolutions.com&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft.title=PROCESS+FOR+PRODUCING+SEMICONDUCTOR+DEVICE+AND+SEMICONDUCTOR+DEVICE&rft.inventor=HIKITA+SATOSHI&rft.inventor=YOSHINO+KAZUHIKO&rft.inventor=SHIMOMURA+NARAKAZU&rft.date=2001-10-27&rft.externalDBID=A&rft.externalDocID=KR20010093055A |