PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE

• Main Authors: HIKITA SATOSHI, YOSHINO KAZUHIKO, SHIMOMURA NARAKAZU
• Format: Patent
• Language: English; Korean
• Published: 27.10.2001
• Edition: 7
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

PURPOSE: To provide a manufacturing method of a semiconductor device, for manufacturing an LDD region, a pocket layer and a high concentration source/ drain(S/D) region with minimum number of manufacturing processes. CONSTITUTION: In the manufacturing method of a semiconductor device, gate electrodes are formed in N/P channel transistor(Tr) forming regions on a CMOS semiconductor substrate, a sidewall spacer(SS) is formed on a gate electrode sidewall, a P-channel Tr forming region is coated with a resist, an S/D region is formed in the N-channel Tr forming region, a part of SS in the gale electrode in the region is removed, an LDD region is formed, the resist is removed, an N-channel Tr forming region is coated with a resist, an S/D region is formed in the P-channel Tr-forming region, a part of SS in the gate electrode in the region is removed and the LDD region is formed. 본 발명은 (a) CMOS 회로 형성용 반도체 기판상의 N 채널 및 P 채널 트랜지스터 형성 영역에 게이트 전극을 형성하며, (b) 게이트 전극 측벽에 사이드 월 스페이서를 형성하며, (c) 상기 P 채널 트랜지스터 형성 영역을 레지스트로 피복하여, 상기 레지스트, 게이트 전극 및 사이드 월 스페이서를 마스크로서 사용하여 상기 N 채널 트랜지스터 형성 영역에 이온 주입에 의해 소스 / 드레인 영역을 형성하며, (d) 상기 N 채널 트랜지스터 형성 영역에서의 게이트 전극의 사이드 월 스페이서의 일부를 제거하며, (e) 상기 레지스트, 게이트 전극 및 얻어진 사이드 월 스페이서를 마스크로서 사용하여 N 채널 트랜지스터 형성 영역에 이온주입에 의해 LDD 영역을 형성하며, (f) 상기 레지스트를 제거하며, (g) 상기 N 채널 트랜지스터 형성 영역을 레지스트로 피복하여, 상기 레지스트, 게이트전극 및 사이드 월 스페이서를 마스크로서 사용하여 상기 P 채널 트랜지스터 형성 영역에 이온 주입에 의해 소스 / 드레인 영역을 형성하며, (h) 상기 P 채널 트랜지스터 형성 영역에서의 게이트 전극의 사이드 월 스페이서의 일부를 제거하며, (i) 상기 레지스트, 게이트 전극 및 얻어진 사이드 월 스페이서를 마스크로서 사용하여 P 채널 트랜지스터 형성 영역에 이온주입에 의해 LDD 영역을 형성하는 것을 특징으로 하는 반도체 장치의 제조방법 및 이에 의해 제조된 반도체장치에 관한 것이다.