METHOD OF MAKING ALTERNATIVE TO DUAL GATE OXIDE FOR MOSFETS

• Main Authors: TONTI, WILLIAM R, MANDELMAN JACK A
• Format: Patent
• Language: English; Korean
• Published: 07.09.2001
• Edition: 7
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

PURPOSE: A method for manufacturing substitute of dual gate oxide for mosfet is provided to perform memory operation or more generally for mixed voltage level operation, where a high voltage device and a low voltage device are formed on the same substrate. CONSTITUTION: The method for forming a MOSFET array includes the step of preparing a substrate, forming ac conductor layer on the substrate, injecting dopant species into conductor layer, counter-doping the non-mask part of the doped conductor layer and masking a part of the doped conductor layer, and forming a depletion conductor region on the substrate. Thus, the substitute of dual gate oxide for MOSFET, in which a high voltage region in the counter-doped part is used for the memory array of DRAM, EDRAM, SRAM and NVRAM and the like, is supplied. 본 발명은 MOSFET 어레이 내에 공핍 도체 영역(depleted conductor region)을 형성하는 방법으로서, 반도체 기판을 제공하는 단계와, 하나의 도체층을 상기 기판상에 형성하는 단계와, 상기 도체층의 내부로 도펀트 성분(dopant species)을 주입하는 단계와, 상기 도핑된 도체층의 부분을 마스킹하는 단계와, 상기 도핑된 도체층의 비마스킹된 부분(unmasked portion)을 카운터 도핑(counter doping)하여 공핍 도체 영역을 상기 기판 상에 형성하는 카운터 도핑 단계를 포함하는 것을 특징으로 하는 공핍 도체 영역의 형성 방법을 개시하고 있다. 본 발명의 방법은, 도핑층의 저전압 영역이 반도체 소자를 지지하기 위한 용도로 사용되며, 카운터 도핑된 부분의 고전압 영역이 DRAM, EDRAM, SRAM 및 NVRAM 등의 메모리 어레이용으로 사용되는 MOSFET용 듀얼 게이트 산화물에 대한 대체물을 제공한다. 또한, 본 발명의 방법은, 고전압 및 저전압 집적 회로 소자의 동작이 요구되는 모든 칩들에 대해서도 적용될 수 있다.