Method for fabricating semiconductor device

• Main Author: NAM, YONG U
• Format: Patent
• Language: English; Korean
• Published: 06.09.2001
• Edition: 7
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

PURPOSE: A method of manufacturing a semiconductor device is provided to improve reliability of the device by forming an anti-oxidation layer against oxidation of tungsten, therefore preventing breakaway of a bitline pattern and to prevent pollution of the bitline pattern by forming the anti-oxidation layer on the bitline pattern. CONSTITUTION: The first insulating layer(22) with a contact hole is formed on a semiconductor(21). The first plug(23) is formed to bury the contact hole. Then, the second insulating layer(24) is formed on the entire substrate including the first plug(23). An tungsten layer(25) and an anti-oxidation layer(26) of the tungsten layer are successively formed. Several bitline patterns(25a) are formed selectively to remove the tungsten layer(25) and the anti-oxidation layer(26) of the tungsten layer. The third and the fourth insulating layers(27,28) are formed successively on the entire substrate having bitline patterns and a planarization process is carried out. In succession, an exposure process is performed to exposure the first plug(23) in order to remove selectively the fourth, third and second insulating layers(22,24,27,28) between the bitline patterns(25a). The second plug(29) is formed to connect the first plug(23). A storage node, a dielectric layer, and a plate node are formed in order. 본 발명은 텅스텐 비트라인을 채용하는 반도체 소자에 있어서, 산화에 의한 텅스텐의 이탈을 방지하고 비트라인의 오염 가능성을 배제하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자 제조방법을 제공하기 위한 것으로, 본 발명의 반도체 소자 제조방법은 반도체 기판상에 콘택홀을 갖는 제 1 절연층을 형성한 후, 상기 콘택홀에 매립되는 제 1 플러그를 형성하는 공정과, 상기 제 1 플러그를 포함한 전면에 제 2 절연층을 형성한 후, 제 2 절연층상에 텅스텐층과 상기 텅스텐층의 산화를 방지하기 위한 산화방지층을 차례로 형성하는 공정과, 상기 산화방지층 및 텅스텐층을 선택적으로 제거하여 복수개의 비트라인 패턴들을 형성하는 공정과, 상기 비트라인 패턴들을 포함한 전면에 제 3 절연층과 제 4 절연층을 차례로 적층한 후, 평탄화하는 공정과, 상기 비트라인 패턴 사이의 상기 제 4, 제 3 절연층 및 제 2 절연층을 선택적으로 제거하여 제 1 플러그를 노출시키는 공정과, 상기 제 1 플러그와 전기적으로 연결되는 제 2 플러그를 형성한 후, 스토리지 노드, 유전체막, 플레이트 노드를 차례로 형성하는 공정으로 이루어지는 것을 특징으로 한다.