Substrate processing apparatus and substrate processing method

• Main Authors: NISHITANI EISUKE, SAKUMA HARUNOBU, IKEDA KAZUHITO, NAKAGOMI KAZUHIRO
• Format: Patent
• Language: English; Korean
• Published: 29.08.2001
• Edition: 7
• Subjects: BASIC ELECTRIC ELEMENTS; CHEMICAL SURFACE TREATMENT; CHEMISTRY; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATIONOR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY IONIMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; COATING MATERIAL WITH METALLIC MATERIAL; COATING METALLIC MATERIAL; DIFFUSION TREATMENT OF METALLIC MATERIAL; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION INGENERAL; METALLURGY; SEMICONDUCTOR DEVICES; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THESURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION

PURPOSE: To provide an apparatus and method for processing a substance such as semiconductor wafer, which can prevent deposition of a reaction by-product on a substrate transportation outlet and prevent partial contamination. CONSTITUTION: A shower plate 70, a substrate processing position, a discharge port 67, and a semiconductor wafer transportation outlet 66 are provided in this order. The discharge port 67 is provided in a chamber upper wall 61, and the wafer transportation outlet 66 is provided in a chamber lower wall 62. An inner wall 64 of the lower 62 is provided more inside of a chamber 2 than an inner wall 53 of the upper wall 61, and an upper surface of the chamber lower wall 62 is projected inwardly from the inner wall of the chamber upper wall 61 to form a step 65. Thus, a space between the inner wall 64 of the lower wall 62 and a side wall outer surface 56 of a substrate transporting mechanism 3 is made narrow, thereby preventing wraparound of a processing gas into a chamber lower space 69 lower than the step 65 during processing of a semiconductor wafer 10. 본 발명은 기판 반입출구로의 반응 부생성물의 부착을 방지하고, 파티클 오염 등을 방지할 수 있는 반도체 웨이퍼 등의 기판 처리 장치 및 기판 처리 방법을 제공하는 것이다. 샤워 플레이트(70), 기판 처리 위치, 배기구(67), 반도체 웨이퍼 반입출구(66)를 이 순서로 설치한다. 챔버 상측 벽(61)에 배기구(67)를 설치하고, 챔버 하측 벽(62)에 반도체 웨이퍼 반입출구(66)를 설치한다. 챔버 하측 벽(62)의 내벽(64) 쪽을 챔버 상측 벽(61)의 내벽(63)보다도 챔버(2)의 내측에 설치하고, 챔버 하측 벽(62)의 상면이 챔버 상측 벽(61)의 내벽보다도 내측으로 돌출하는 부분을 단차부(65)로 한다. 이와 같이 해서 챔버 하측 벽(62)의 내벽(64)과 기판 이동 기구(3)의 측벽 외면(56) 사이의 공간을 좁게 함으로써, 반도체 웨이퍼(10)의 처리 중, 단차부(65)보다도 하측의 챔버 하부 공간(69)으로 처리가스가 돌아서 들어가는 것을 방지한다.