SEMICONDUCTOR MEMORY DEVICE HAVING FUNCTION OF SUPPLYING STABLE POWER SUPPLY VOLTAGE

• Main Authors: OOISHI TSUKASA, SETOGAWA JUN
• Format: Patent
• Language: English; Korean
• Published: 16.04.2001
• Edition: 7
• Subjects: AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATIONOF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES; BASIC ELECTRONIC CIRCUITRY; ELECTRICITY; INFORMATION STORAGE; PHYSICS; STATIC STORES

PURPOSE: To provide a semiconductor memory in which operation is stable and operation margin is high. CONSTITUTION: This semiconductor memory is provide with a synchronizing circuit 101 and an internal circuit group 102 and VDC circuit 200, 210 constituted of PLL or the like for which highly accurate operation is required. The VDC circuit 200, a capacitor 107, a PMOS transistor 108 for dummy current, and an NMOS transistor 109 being a high impedance element are arranged for the synchronizing circuit 101. The VDC circuit 210 is arranged for the internal circuit group 102. A power source noise is eliminated by the VDC circuit. The operation of a differential amplifier 105 of the VDC circuit 200 is stabilized by the PMOS transistor 108. Potential difference between a power source side and a GND side is kept constant by the capacitor 107. Voltage of the GND side is stabilized by the NMOS transistor 109. 본 발명에 관한 반도체 기억 장치는 고정밀도의 동작이 요구되는 PLL 등으로 구성되는 동기 회로(101), 내부 회로군(102), 및 VDC 회로(200, 210)를 포함한다. 동기 회로(101)에 대하여, VDC 회로(200), 용량(107), 더미 전류용의 PMOS 트랜지스터(108), 고 인피던스 소자로 이루어지는 NMOS 트랜지스터(109)를 배치한다. 내부 회로군(102)에 대해서는 VDC 회로(210)를 배치한다. VDC 회로에 의해 전원 노이즈를 제거한다. PMOS 트랜지스터(108)에 의해 VDC 회로(200)의 차동 증폭기(105)의 동작을 안정화시킨다. 용량(107)에 의해 전원측과 GND측과의 전위차를 일정하게 유지한다. NMOS 트랜지스터(109)에 의해 GND측의 전압의 안정화를 도모한다.