FABRICATION METHOD OF 3 PLY POLYSILICON FLASH EEPROM ARRAY

• Main Author: KWON, UK HYEON
• Format: Patent
• Language: English; Korean
• Published: 25.07.2000
• Edition: 7
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

PURPOSE: A fabrication method of 3 ply polysilicone flash EEPROM array is provided to give a high density memory cell array, and provides electrically composed erase characteristics of which the accumulated electron on a floating gate, is erasable to erase gate through a tunnel dielectric layers. CONSTITUTION: A fabrication method of 3 ply polysilicone flash EEPROM array comprising a gate oxide layer(12) formed on a semiconductor substrate(10) with a source and a drainage, 1st polysilicon strip(20) formed on the gate oxide layer(12) in the 1st direction. forming a dielectric layer(30) on the 1st polysilicone strip(20),forming a 2nd polysilicone strips(51,53,55) in 2nd direction which crossing the 1st direction on the dielectric layer(30); the oxide strips(62,64,66) formed on the 2nd polysilicone strips(51,53,55) each; spacers(71-76) are formed on the both side wall of the oxide strip(62,64,66) and the 2nd polysilicone strips(51,53,55); 3rd polysilicone layer(80) is formed on the all of the construction; the masking strips(91,93,95) which defined the erase gate region, are formed on the 3rd polysilicone layer(80); each erase gate(82,84,86) and each floating gate(22,24,26) are formed by etching the 3rd polysilicone layer(80), dielectric layer(30) and the 1st polysilicone strip(20) with the masks of masking strips(91,93,95), gradually. 본 발명은 3중의 폴리실리콘 플래시 이이피롬 어레이의 제조방법에 관한 것으로, 소스와 드레인을 가지는 상기 반도체 기판상에 게이트산화층을 형성하는 공정과; 상기 게이트산화층상에 제 1 방향으로 제 1 폴리실리콘 스트립을 형성하는 공정과; 상기 제 1 폴리실리콘 스트립상에 유전층을 형성하는 공정과; 상기 유전층상에 상기 제 1 방향과 직교하는 제 2 방향으로 제 2 폴리실리콘 스트립들을 형성하는 공정과; 상기 제 2 폴리실리콘 스트립들상에 산화 스트립들을 각각 형성하는 공정과; 상기 산화 스트립 및 제 2 폴리실리콘 스트립의 양측벽상에 스페이서를 형성하는 공정과; 상기 구조 전체에 제 3 폴리실리콘층을 형성하는 공정과; 상기 제 3 폴리실리콘층상에 소거게이트영역을 정의하는 마스킹 스트립들을 형성하는 공정과; 상기 마스킹 스트립들을 마스크로 상기 제 3 폴리실리콘층, 유전층, 제 1 폴리실리콘 스트립을 순차 식각하여 개개의 소거게이트 및 개개의 플로팅게이트를 형성하는 공정을 구비하여 이루어진다.