DIGITAL TO ANALOGUE CONVERTER WITH REFERENCE SIGNAL

• Main Author: FLYNN DAVID WALTER
• Format: Patent
• Language: English; Korean
• Published: 25.02.2000
• Edition: 7
• Subjects: BASIC ELECTRONIC CIRCUITRY; CODE CONVERSION IN GENERAL; CODING; DECODING; ELECTRICITY

PURPOSE: An improved digital to analogue converter is provided which allows an increased proportion of digital circuitry to be used and requires a low number of connections between the digital portion of the circuit and the analogue portion of the circuit. CONSTITUTION: A digital to analogue converter having a plurality of output stages(46). Each output stage(46) includes a tri-state buffer(54) that outputs an on-signal, an off-signal or a pulse width modulated signal PWM that is selected by a multiplexer(52) that operates under control of a chord decoder(50) that is responsive to exponent bits within the input digital signal value. If a pulse width modulated signal is selected, then its duty cycle is controlled by a pulse width modulated decoder(48) that is responsive to mantissa bits within the input digital signal value. A further output provides a pulse width modulated signal of a predetermined duty cycle that can be used as a reference signal to compensate for variations in the operation of the rest of the digital to analogue circuit. 디지털 아날로그 변환기는 참조신호(V/2)로서 사용되는 소정의 듀티 사이클의 펄스폭 변조된 신호를 제공하여 디지털 아날로그회로의 나머지의 동작에서의 변화를 보상하는 출력을 포함한다. 디지털 아날로그 변환기는 복수의 출력단 46을 갖는다. 각 출력단 46은 입력 디지털 신호값 내의 지수비트에 응답하는 코드 디코더 50의 제어하에 동작하는 멀티플렉서 52에 의해 선택되는 온신호, 오프신호 또는 펄스폭 변조된 신호 PWM을 출력하는 3상태 버퍼 54를 포함한다. 펄스폭 변조된 신호가 선택되면, 그것의 듀티 사이클은 입력 디지털 신호값 내의 가수비트에 응답하는 펄스폭 변조된 디코더 48에 의해 제어된다.