BALL GRID ARRAY PACKAGE

• Main Author: KIM, DUCK HOON
• Format: Patent
• Language: English; Korean
• Published: 15.01.2000
• Edition: 7
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

PURPOSE: A ball grid array package is for reducing the cost to manufacture and for making it easy to manufacture. CONSTITUTION: A ball grid array comprises: more than one integrated chip(21) which has many bonding pad(22); a circuit pattern connected to the bonding pad of the chip; an adhesive(13) to attach the chip on a substrate(11); many metal wires connecting the bonding pad of the chip with the circuit pattern of the substrate; many solder balls(16) attached on the bottom surface of the substrate. A penetration slit(12) for the wire bonding(14) is formed on one side of the substrate and the surrounding of the chip including the penetration slit is encapsulated. 본 발명은 코스트가 낮고 제조가 용이한 볼 그리드 어레이 패키지에 관한 것으로, 이러한 본 발명은 다수의 본딩패드를 갖춘 적어도 하나의 집적 회로 칩과, 상기 칩의 외부로의 신호전달경로를 이루는 것으로써 칩의 본딩패드와 연결되는 소정의 회로 패턴을 갖춘 기판과, 상기 칩을 기판에 부착하기 위한 접착제와, 상기 칩의 본딩패드와 기판의 회로 패턴을 전기적으로 연결하는 다수의 금속 와이어와, 상기 기판의 하면에 부착되는 다수의 실장용 솔더 볼을 포함하며, 상기 기판의 일측에는 와이어 본딩을 위한 관통 슬리트가 형성되고, 이 관통 슬리트를 포함하는 칩의 주변을 봉지하여서 된 볼 그리드 어레이 패키지에 있어서, 상기 기판은 서로 대향한 제 1 표면 및 제 2 표면을 가지며, 적어도 하나의 이상의 전도성 층을 가지는 다층기판으로 이루어진 것을 특징으로 한다. 여기서 상기 기판은 제 1 표면에 대응하는 하나의 파워층과, 제 2 표면에 대응하는 하나의 시그날층으로 이루어진 2개의 전도성 층을 가질 수 있고, 또 제 1 표면에 대응하는 3개의 파워층과 제 2 표면에 대응하는 하나의 시그날층으로 이루어진 4개의 전도성 층을 가질 수 있다.