Power semiconductor device and manufacturing method thereof

전력 반도체 장치와 그 제조 방법이 개시된다. 전력 반도체 장치는 액티브 셀 영역과 상기 액티브 셀 영역의 바깥쪽에 배치되는 에지 터미네이션 영역을 포함하되, 상기 액티브 셀 영역에는 에미터 영역을 포함하는 활성 영역과 에미터 영역을 포함하지 않는 비활성 영역을 구획하도록 다수개의 게이트 트렌치가 형성되고, 상기 비활성 영역에는 게이트 트렌치보다 상대적으로 깊게 P 도전형의 트렌치 바닥부 반도체층이 형성되고, 상기 트렌치 바닥부 반도체층은 비활성 영역을 구획하도록 양 측에 각각 형성된 게이트 트렌치의 바닥부를 함께 감싸도록 측면 방...

Full description

Saved in:
Bibliographic Details
Main Authors YUN CHONGMAN, KIM SOO SEONG, JUNG JIN YOUNG, OH KWANG HOON
Format Patent
LanguageEnglish
Korean
Published 29.06.2022
Subjects
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online AccessGet full text

Cover

More Information
Summary:전력 반도체 장치와 그 제조 방법이 개시된다. 전력 반도체 장치는 액티브 셀 영역과 상기 액티브 셀 영역의 바깥쪽에 배치되는 에지 터미네이션 영역을 포함하되, 상기 액티브 셀 영역에는 에미터 영역을 포함하는 활성 영역과 에미터 영역을 포함하지 않는 비활성 영역을 구획하도록 다수개의 게이트 트렌치가 형성되고, 상기 비활성 영역에는 게이트 트렌치보다 상대적으로 깊게 P 도전형의 트렌치 바닥부 반도체층이 형성되고, 상기 트렌치 바닥부 반도체층은 비활성 영역을 구획하도록 양 측에 각각 형성된 게이트 트렌치의 바닥부를 함께 감싸도록 측면 방향으로 연장되어 형성된다.
Bibliography:Application Number: KR20220006568