ESD DUAL SUBSTRATE SIDE ESD DIODE FOR HIGH SPEED CIRCUIT

ESD 보호 디바이스는 반도체 본체에 형성된 PN 다이오드를 포함한다. PN 다이오드는 반도체 본체의 전면 상의 금속 구조물에 커플링된 제1 콘택 및 반도체 본체의 후면 상의 금속 구조물에 커플링된 제2 콘택을 갖는다. 제1 콘택에 커플링된 금속은 반도체 본체의 두께만큼 제2 콘택에 커플링된 금속으로부터 이격된다. 이 간격은 금속 구조물과 연관된 커패시턴스를 크게 감소시켜, 이는 ESD 보호 디바이스에 의해 I/O 채널에 추가되는 전체 커패시턴스를 실질적으로 줄여, I/O 채널을 사용하는 고속 회로의 성능을 향상시킬 수 있다. An...

Full description

Saved in:
Bibliographic Details
Main Authors HUNG TAO YI, HUANG YU XUAN, CHEN KUO JI
Format Patent
LanguageEnglish
Korean
Published 29.06.2022
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:ESD 보호 디바이스는 반도체 본체에 형성된 PN 다이오드를 포함한다. PN 다이오드는 반도체 본체의 전면 상의 금속 구조물에 커플링된 제1 콘택 및 반도체 본체의 후면 상의 금속 구조물에 커플링된 제2 콘택을 갖는다. 제1 콘택에 커플링된 금속은 반도체 본체의 두께만큼 제2 콘택에 커플링된 금속으로부터 이격된다. 이 간격은 금속 구조물과 연관된 커패시턴스를 크게 감소시켜, 이는 ESD 보호 디바이스에 의해 I/O 채널에 추가되는 전체 커패시턴스를 실질적으로 줄여, I/O 채널을 사용하는 고속 회로의 성능을 향상시킬 수 있다. An ESD protection device includes a PN diode formed in a semiconductor body. The PN diode has a first contact coupled to a metal structure on a front side of the semiconductor body and a second contact coupled to a metal structure on a back side of the semiconductor body. The metal coupled to the first contact is spaced apart from the metal coupled to the second contact by a thickness of the semiconductor body. This spacing greatly reduces the capacitance associated with the metal structures, which can substantially reduce the overall capacitance added to an I/O channel by the ESD protection device and thereby improve the performance of a high-speed circuit that uses the I/O channel.
Bibliography:Application Number: KR20210053167