Power semiconductor device with reduced loss and manufacturing method the same

감소된 손실을 가지는 전력 반도체 장치 및 그 제조 방법이 개시된다. 전력 반도체 장치는 제1 도전형의 제1 드리프트 영역; 상기 제1 드리프트 영역의 상부에 에피텍셜 성장되어 형성되는 제1 도전형의 제2 드리프트 영역; 및 상기 제2 드리프트 영역의 내부에 매립되도록 형성되는 제2 도전형의 매립된 이온 영역을 포함한다. Power semiconductor device with reduced loss and manufacturing method the same disclosed. Power semiconductor device in...

Full description

Saved in:
Bibliographic Details
Main Authors YUN CHONGMAN, KIM SOO SEONG, JUNG JIN YOUNG, OH KWANG HOON
Format Patent
LanguageEnglish
Korean
Published 10.06.2022
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:감소된 손실을 가지는 전력 반도체 장치 및 그 제조 방법이 개시된다. 전력 반도체 장치는 제1 도전형의 제1 드리프트 영역; 상기 제1 드리프트 영역의 상부에 에피텍셜 성장되어 형성되는 제1 도전형의 제2 드리프트 영역; 및 상기 제2 드리프트 영역의 내부에 매립되도록 형성되는 제2 도전형의 매립된 이온 영역을 포함한다. Power semiconductor device with reduced loss and manufacturing method the same disclosed. Power semiconductor device include a first drift region of a first conductivity type, a second drift region of the first conductivity type formed by epitaxially growing on the first drift region and a plurality of buried ion regions of a second conductivity type formed to be buried in the second drift region.
Bibliography:Application Number: KR20220039837