Clock recovery circuit

• Main Authors: LEE HYUNG GYOO, CHUNG TAE SONG
• Format: Patent
• Language: English; Korean
• Published: 16.06.2021
• Subjects: BASIC ELECTRONIC CIRCUITRY; ELECTRICITY; PULSE TECHNIQUE

A clock recovery circuit according to an embodiment of the present invention comprises: first to third differential receivers configured to generate a different set of signals by comparing each of the three signal wires to another of the three signal wires in a trio; a short pulse generation part that, after stabilizing a signal outputted from each of the first to third differential receivers, outputs a short pulse by operating an OR operation on thereof; and a clock generation part that outputs a clock signal by removing a glitch from the signal outputted from the short pulse generation part. Therefore, the present invention is capable of minimizing a power consumption. 본 발명의 실시예에 따른 클럭 복구 회로는, 3개의 신호 와이어들의 각각을 트리오에서의 3개의 신호 와이어들 중 다른 것과 비교하는 것에 의해 상이한 신호들의 세트를 생성하도록 구성된 제1 내지 제3 차동 수신기들과, 상기 제1 내지 제3 차동 수신기들에서 출력된 신호를 각각 안정화 시킨 후 이를 논리 합 연산하여 숏 펄스를 출력하는 숏 펄스 생성부와, 상기 숏 펄스 생성부에서 출력된 신호에서 그리치를 제거하여 클럭 신호를 출력하는 클럭 생성부를 포함한 것이다.