METHOD FOR FORMING FINE CONTACT OF SEMICONDUCTOR DEVICE USING INSULATING SPACER

• Main Author: KUEM, DONG RYEOL
• Format: Patent
• Language: English; Korean
• Published: 09.11.2004
• Edition: 7
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

PURPOSE: A method for forming a fine contact of a semiconductor device is provided to improve isolation property between adjacent conductive layers and to prevent damage of a junction region by forming an insulating spacer at inner walls of a groove. CONSTITUTION: An interlayer dielectric(17) and a conductive layer(8) are sequentially stacked on a substrate(1) having gate electrodes. A planarized insulating layer(10) and an etch barrier layer are sequentially formed on the resultant structure. A groove is formed to expose the conductive layer by etching the etch barrier layer and the planarized insulating layer. The exposed conductive layer is etched by isotropic etching, thereby exposing the interlayer dielectric. An insulating spacer(12) is formed at inner walls of the groove. Then, a contact hole is formed to expose the substrate. 본 발명은 반도체소자의 미세콘택 형성방법에 관한 것으로, 반도체기판에 소자분리막, 불순물 접합영역 및 게이트전극을 형성하고 전체표면상부에 층간절연막을 형성한 다음, 상기 층간절연막 상부에 도전층을 일정두께 형성하고, 상기 반도체기판 상부에 평탄화절연막과 식각장벽층을 형성한 다음, 상기 반도체기판 콘택 예정부분의 식각장벽층과 평탄화절연막을 식각하여 상기 도전층을 노출시키는 홈을 형성하고, 상기 도전층을 등방성식각한 다음, 상기 홈의 측벽에 절연막 스페이서를 형성하는 식각공정으로 콘택홀을 형성하는 공정으로 안정되고 용이하게 미세콘택을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.