SEMICONDUCTOR INTEGRATED CIRCUIT

• Main Authors: KOZUKA, EIJI, KOYANAGI, MASARU
• Format: Patent
• Language: English; Korean
• Published: 02.10.2000
• Edition: 7
• Subjects: CONTROLLING; INFORMATION STORAGE; PHYSICS; REGULATING; STATIC STORES; SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES

DRAM의 내부 강압 전압을 안정하게 하여 공급함으로써 외부 입력 신호의 레벨을 정확하게 인식시킨다. 외부 전압 공급 노드와 제1 강압 출력 노드(11a) 사이에 드레인·소스 경로가 접속되고, 게이트에 외부 전압보다도 높은 제어 전압이 인가되는 제1 NMOS 트랜지스터 N1과, 제1 강압 전압이 동작 전압으로서 공급되는 제1 회로(21)와, 외부 전압 공급 노드와 제2 강압 출력 노드(12a) 사이에 소스·드레인 경로가 접속되고 게이트에 제어 전압이 인가되고 제1 NMOS 트랜지스터와는 구동 능력이 다르고 제2 강압 출력 노드가 제1 강압 출력 노드에서 분리된 제2 NMOS 트랜지스터 N2와, 제2 강압 출력 노드로부터 제2 강압 전압이 동작 전압으로서 공급되는 제2 회로(22)를 구비한다. A semiconductor integrated circuit can precisely identify the level of an external input signal by stably supplying an internally stepped down voltage. It comprises a first N-channel MOS transistor having its drain/source connected between an external voltage supply node supplied with an external voltage and a first step-down output node for outputting a first stepped down voltage and its gate supplied with a control voltage higher than the external voltage, a first circuit supplied with the first stepped down voltage as operating voltage from the first step-down output node, a second N-channel MOS transistor having its drain/source connected between the external voltage supply node and a second step-down output node for outputting a second stepped down voltage and its gate supplied with the control voltage higher than the external voltage and having a drive capacity different from that of the first N-channel MOS transistor, the second step-down output node being separated from the first step-down output node and a second circuit supplied with the second stepped down voltage as operating voltage from the second step-down output node.