DATA STORAGE SYSTEM WITH INTRINSIC BURST DETECTION

• Main Authors: ARIE, BERNSTEIN, GIDEON, INTRAER, YACHIN, AFEK
• Format: Patent
• Language: English; Korean
• Published: 02.03.2000
• Edition: 7
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; INFORMATION STORAGE; PHYSICS; STATIC STORES

데이타 저장 시스템은 데이타의 이전의 레퍼런스 라인을 저장하는 온칩회로를 포함하며, "인-라인" 액세스임을 신호하는 특별한 핀을 필요로하지 않으면서 이 라인의 데이타에 빠른 액세스타임을 제공한다. 상기 시스템은 2저장 레지스터들로 구성된 어레이를 포함하며, 각 저장 레지스터들은 N 비트 데이타 요소를 저장한다. 각 레지스터는 그에 관한 하나의 비트액세스 어드레스를 갖는다. 어레이는 어드레스 입력에서 공급되는 K-M 어드레스 비트에 대응하여 그 데이타 출력에 2데이타 요소들을 제공한다. 라인 버퍼는 어레이의 데이타출력으로부터 2데이타 요소들을 수신한다. 액세스 컨트롤 회로는 K-M 어드레스 비트들에 응답하여 어레이의 데이타 출력으로부터 라인 버퍼에 2데이타 요소들을 로드한다. 선택회로는 M 어드레스 비트에 응답하여 라인버퍼에 저장된 M 어드레스 비트들에 일치하는 단일 데이타 요소를 어레이 액세스와 병렬로 선택회로에 전달한다. 바람직한 실시예에서 액세스 제어회로는 어레이의 어드레스 입력상에 있는 어드레스와 라인 버퍼에 저장된 라인의 어드레스를 비교하는 장치를 포함한다. 만일 두 어드레스가 일치하면, 그 어레이 액세스는 포기된다. A data storage system includes on-chip circuitry that stores the preceding reference line of data and provides fast access time to data in this line with no need for special pins to signal an "in-line" access. The system includes an array that comprises 2 storage registers, each storage register storing an N-bit data element. Each register has a bit access address associated therewith. The array is responsive to K-M address bits provided at its address inputs to provide 2 data elements at its data outputs. A line buffer (24) receives the 2 data elements from the data output of the array. Access control (28) circuitry responds to the K-M address bits for loading the 2 data elements from the data outputs of the array to the line buffer. Select circuitry (26) responds to the M address bits for transferring a single data element stored in the line buffer (24) and identified by the M address bits to the select circuit in parallel with the array access. In a preferred embodiment, the access control circuitry (28) includes means for comparing the address presented on the address inputs of the array to the address of the line stored in the line buffer (24). If the two addresses match, then the array access is aborted.