SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THEREOF

• Main Authors: SHIMADA, YASUHIRO, UEMOTO, YASUHIRO, MATSUURA, TAKETOSHI, INOUE, ATSUO, AZUMA, MASAMICHI
• Format: Patent
• Language: English; Korean
• Published: 15.01.2000
• Edition: 7
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

본 발명은, 강유전체막 또는 높은 유전율을 가진 유전체막을 용량절연막으로 하는 용량소자를 내장한 반도체장치 및 그 제조방법에 관한 것으로서, 고유전체 또는 강유전체를 용량절연막으로 하는 용량소자를 내장한 반도체장치와 그 제조방법에 있어서, 용량절연막의 결정입자직경의 불균일의 표준편차가 크기 때문에 내구(耐久)부하시험에 있어서 용량소자의 누설전류가 급격히 상승하여, 반도체장치의 신뢰성이 현저하게 뒤진다고 하는 과제를 해결하고, 신뢰성이 뛰어난 반도체장치 및 그 제조방법을 제공하는 목적으로 한 것이며, 그 구성에 있어서, 용량절연막(6)의 소결공정에 있어서의 소결온도를 650℃로 유지하고, 소결온도에 이르는 승온레이트를 5℃/분 또는 10℃/분으로 해서 소결시킴으로써, 결정입자(7)의 평균입자직경이 12.8nm, 입자직경의 불균일의 표준편차가 2.2nm인 결정의 크기가 거의 일치된 두께 대략 185nm의 BaSrTiO로 이루어진 용량절연막(6)을 형성하는 것을 특징으로 한 것이다. This invention relates to a semiconductor device with embedded capacitor elements of which capacitor insulation layer is made of ferroelectric layer or dielectric layer of high dielectric constant, and its manufacturing method. This invention is made in order to solve the problems of rapid increase of leak current of capacitor element and the poor reliability caused by the large deviation of crystal sizes of conventional capacitor insulation layer of capacitor element incorporated in the semiconductor device. This is accomplished by the invention of a capacitor element consisting of a substrate of semiconductor integrated circuit, a first electrode selectively deposited on the surface of said substrate, a capacitor insulation layer having a high dielectric constant deposited selectively on the surface of said first electrode, and a second electrode deposited on the surface of said capacitor insulation layer avoiding the contact with the first electrode, of which average grain diameters of crystal grains constituting the capacitor insulation layer are within a range of 5 to 20 nm, and the standard deviation of the sizes of crystal grains constituting said capacitor insulation layer is within 3 nm.