Capacitor forming method in semiconductor device
유전막 내부에 산소결핍을 억제하여 누설전류를 방지하고, 박막화를 실현할 수 있는 반도체 장치의 커패시터 제조 방법에 관하여 개시하고 있다. 이를 위하여 본 발명은, 하부구조가 있는 반도체 기판 상에 층간 절연막과 산화방지막을 순차적으로 형성하는 제1 단계와, 상기 층간절연막 및 산화방지막을 패터닝하여 상기 반도체 기판을 노출하는 콘택홀을 형성하는 제2 단계와, 상기 콘택홀을 채우고 반도체 기판을 덮는 도전층을 증착하고 이를 패터닝하여 하부전극을 형성하는 제3 단계와, 상기 하부전극 위에 제1 유전막을 형성하는 제4 단계와, 상기 제...
Saved in:
Main Authors | , |
---|---|
Format | Patent |
Language | English Korean |
Published |
15.12.1999
|
Edition | 6 |
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | 유전막 내부에 산소결핍을 억제하여 누설전류를 방지하고, 박막화를 실현할 수 있는 반도체 장치의 커패시터 제조 방법에 관하여 개시하고 있다. 이를 위하여 본 발명은, 하부구조가 있는 반도체 기판 상에 층간 절연막과 산화방지막을 순차적으로 형성하는 제1 단계와, 상기 층간절연막 및 산화방지막을 패터닝하여 상기 반도체 기판을 노출하는 콘택홀을 형성하는 제2 단계와, 상기 콘택홀을 채우고 반도체 기판을 덮는 도전층을 증착하고 이를 패터닝하여 하부전극을 형성하는 제3 단계와, 상기 하부전극 위에 제1 유전막을 형성하는 제4 단계와, 상기 제1 유전막이 형성된 반도체 기판에 대하여 1-10기압, 400∼700℃의 조건으로 열처리하여 상기 하부전극과 상기 제1 유전막 사이에 제2 유전막을 형성하는 제5 단계와, 상기 제1 유전막의 상부에 상부전극을 형성하는 제6 단계를 구비하는 것을 특징으로 하는 반도체 장치의 커패시터 형성방법을 제공한다. |
---|---|
Bibliography: | Application Number: KR19970002981 |