SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

• Main Authors: NAKAMURA, HIDEAKI, HONJO, SHIGERU, YAMASAKI, KOJI, MORIWAKI, NOBUYUKI, IKEDA, SHUJI
• Format: Patent
• Language: English; Korean
• Published: 15.11.1999
• Edition: 6
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

반도체집적회로장치에 관한 것으로써, SRAM의 회로동작상의 신뢰성과 집적도를 향상시키기 위해, 메모리셀을 매트릭스형상으로 규칙적으로 배치한 메모리어레이 또는 메모리매트를 갖는 반도체집적회로장치에 있어서, 메모리어레이 또는 메모리매트의 끝부 또는 내부에서 규칙성이 흐트러지는 곳의 메모리셀을 규정하는 영역의 소자분리절연막의 형상을 규칙적으로 배치된 메모리셀을 규정하는 영역의 소자분리절연막의 형상과 대략 같게 하고, 또 규칙성이 흐트러지는 곳에 더미패턴을 마련하고, 더미패턴의 형상을 규칙성이 흐트러지는 곳의 끝부에 배치된 게이트전극의 형상과 대략 같게 한다. 이러한 반도체집적회로장치를 이용하는 것에 의해, SRAM의 신뢰성과 집적도를 향상시킬 수 있다. Herein disclosed is a semiconductor integrated circuit device which has a memory array or a memory mat formed of memory cells arranged regularly in a matrix shape. At the end portion or inside of the memory array or memory cell in the region of the device where the patterning of the memory cells is discontinued or interrupted, the shape of an element isolating insulating film, which is formed for regulating the memory cells having pattern interruptions, is made substantially identical to the shape of the element isolating insulating film for regulating the memory cells in the region of the device where the patternings of the memory cells are of an uninterrupted regular form. In the location on the chip front face where the regular patterns associated with the memory area are discontinued, there is formed a dummy pattern having a shape made substantially identical to that of a gate electrode arranged at the end portion of the location where the regular patterns are interrupted.