METHOD OF FORMING A DEVICE ISOLATION STRUCTURE OF SEMICONDUCTOR DEVICE

• Main Author: SEO, JAE-BEOM
• Format: Patent
• Language: English; Korean
• Published: 02.08.1999
• Edition: 6
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

본 발명은 고집적 반도체소자에 적당하도록 한 반도체소자의 소자격리구조(Isolation) 형성방법에 관한 것으로, 실리콘기판 위에 제1절연막과 제2절연막을 형성하는 단계와; 포토리소그레피 및 식각공정으로 상기 제2절연막과 제1절연막을 패터닝하여 식각영역을 정의하는 단계와; 상기 식각영역에 따라 실리콘기판을 식각하여 트렌치를 형성한 후, 그 결과물의 전면에 제31절연막을 증착하는 단계와; 상기 제3절연막 및 제2절연막, 제1절연막을 에치백(Etch-back)하는 단계와; 상기 에치백 단계에 의하여 트렌치의 아래 부분까지 식각된 제3절연막과 그 트렌치의 측면으로 정의되는 모서리에 제4절연막 측벽스페이서를 형성하는 단계로 이루어지는 것을 특징으로 한다. 이에 따른 소자격리구조는 상기 제4절연막 측벽스페이서로 인하여 트렌치의 입구가 부드러운 곡선구조로 형성되는데, 그와 같이 곡선구조로 형성된 소자격리구조는 이후에 형성되는 게이트절연막 및 게이트전극이 절곡되지 않도록 하여 그 영역에서 전계가 집중되지 않도록 하는 효과를 준다.