MUX AND DEMUX DEVICE HAVING VARIABLE FRAME STRUCTURE IN DIGITAL COMMUNICATION

• Main Author: MOON, HEEUL
• Format: Patent
• Language: English; Korean
• Published: 02.08.1999
• Edition: 6
• Subjects: ELECTRIC COMMUNICATION TECHNIQUE; ELECTRICITY; MULTIPLEX COMMUNICATION; PICTORIAL COMMUNICATION, e.g. TELEVISION

본 발명은 가변프레임 구조를 가지는 디지털 통신시스템에서의 주파수 조정에 관한 것으로, 특히, 데이터를 출력하는 제1FIFO(10)와, 상기 제1FIFO부에 데이터를 쓸 주소를 출력하는 제1라이트부(20)와, 상기 제1FIFO부에 데이터를 읽어낼 주소를 출력하는 제1리드부(30)와, 상기 라이트어드레스와 리드어드레스의 주소값과 프레임싱크의 신호를 사용하여 프레임의 데이터 구간을 늘리도록 하는 채움표시신호와 데이터의 구간을 줄이도록 하는 지움표시신호를 출력하는 채움/지움판단부와, 제어신호를 발생하여, 상기 제1리드부에서 출력하는 리드어드레스 값을 제어하는 먹스부(50)를 포함하여 구성됨을 특징으로 하는 가변 프레임 구조를 가지는 디지털 통신시스템에서의 다중화 및 역다중화장치이다. 이러한 본 발명은, 데이터출력클럭을 데이터입력클럭에서 유도할 경우, 위상 잡음으로 인해 전송신호의 품질이 떨어지는데, 이를 방지하기 위해 일반 오실데이터를 이용하여 만든 데이터출력클럭은 위상잡음이 없으므로 데이터입력클럭을 유도하여 만들때보다 더 좋은 전송신호를 만드는 효과가 있는 것이다. A multiplexing/demultiplexing apparatus in a digital communication system with a variable frame structure and a method of controlling the same. The apparatus comprises a first FIFO unit for buffering data inputted at a fixed speed, a first write controller for outputting a first write address to the first FIFO unit in response to a first data input clock, a first read controller for outputting a first read address to the first FIFO unit in response to a first data output clock, a stuff/delete determination unit for generating stuff and delete indication signals, a multiplexer for multiplexing output data from the first FIFO unit to output frame data, a demultiplexer for demultiplexing the frame data from the multiplexer, a second write controller for generating a second write address in response to a write enable signal from the demultiplexer and a second data output clock, second read controller for generating a second read address in response to a second data input clock, a clock adjustment unit for outputting the second data input clock to the second read controller, and a second FIFO unit for storing output data from the demultiplexer in response to the second write address from the second write controller and outputting the stored data in response to the second read address from the second read controller.