METHOD OF FORMING WELL FOR SEMICONDUCTOR WAFER

• Main Author: KIM, WAN-SU
• Format: Patent
• Language: English; Korean
• Published: 01.06.1999
• Edition: 6
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

본 방법은 제 1도전형의 반도체 기판 영역에 선택적으로 제 2도전형 불순물영역을 형성하는 공정과, 상기 기판과 제 2도전형 불순물영역상에 에피택셜층을 형성하는 공정과, 상기 제 2도전형 불순물영역에 대응하는 상기 에피택셜층에 제 2도전형 제 1웰과, 제 2도전형 제 1웰과 이격된 위치의 상기 에피택셜층에 제 2도전형 제 2웰을 형성하는 공정과, 상기 제 2도전형 제 1웰내의 상기 에피택셜층에 제 1도전형 제 1웰을 형성하고, 동시에 상기 제 2도전형 제 1웰과 상기 제 2도전형 제 2웰 사이의 상기 에피택셜층에 제 1도전형 제 2웰을 형성하는 공정을 포함한다. 예로서 제 1도전형은 N형이고 제 2도전형은 P형을 의미한다. 또는 각각 그 반대 도전형인 것이어도 된다. 불순물영역과 웰들은 이온 주입 방법으로 형성하는 것이 편리하다. A method of forming a triple-well in a semiconductor device, includes the steps of forming a second conductivity type impurity region in a first conductivity type semiconductor substrate, forming an epitaxial layer on the semiconductor substrate, forming a second conductivity type first well in a first portion of the epitaxial layer, and a second conductivity type second well in a second portion of the epitaxial layer, and forming a first conductivity type first well in the first portion of the epitaxial layer, and a first conductivity type second well in a portion of the epitaxial layer between the second conductivity type first and second wells.