METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE

• Main Authors: SHIMADA, YASUHIRO, MATSUMOTO, SHOJI, IZUTSU, YASUFUI, NAGANO, YOSHIHISA
• Format: Patent
• Language: English; Korean
• Published: 01.06.1999
• Edition: 6
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

본 발명은, 후막레지스트의 사용에 의한 해상도의 열화나 에칭시의 절연막에의 오우버에칭에 의한 트랜지스터등의 회로소자의 동작불량등의 과제를 해결하는 반도체장치의 제조방법을 제공하는 것을 목적으로 한 것이며, 그 구성에 있어서, 실리콘기판위에 산화규소막, 제1의 백금막, 유전체막 및 제2의 백금막을 형성하고, 레지스트막을 개재해서 가스압력 1~5Pa의 저압력영역에서 브롬화 수소와 산소의 혼합가스를 에칭가스로서 제2의 백금막 및 유전체막을 드라이에칭하고, 제1의 백금막이 노출한 시점에서 가스압력을 5~50Pa의 고압력영역에서 유전체막의 미에칭부분을 에칭제거한 후, 재차 저압력영역에서 제1의 백금막을 드라이에칭해서 상부전극, 용량절연막 및 하부전극으로 이루어진 용량소자를 반도체집적회로의 칩내에 형성하는 것을 특징으로 한 것이다. On a silicon substrate, a silicon oxide layer, a first platinum layer, a dielectric film and a second platinum layer are formed, and then the second platinum layer and the dielectric film are dry etched, via a resist layer, in a 1-5 Pa low pressure region with a mixed gas of HBr and O2 as the etching gas. As soon as the first platinum layer is exposed, the unetched portion of dielectric film is etched off in a 5-50 Pa high pressure region, and then the first platinum layer is dry etched again in the low pressure region to form a capacitor consisting of a top electrode, a capacitance insulation layer and a bottom electrode in a semiconductor integrated circuit chip. Using this manufacturing method prevents the deterioration in definition caused by the use of a thick resist and the operation failure of circuit elements such as transistors due to over etching on the insulation layer.