VIDEO MEMORY ARRANGEMENT

제1 및 제2 어드레스 발생수단에 의해 디지털 비디오 메모리 배열을 공급함으로써, 디지털 비디오신호는 비기계적 메모리의 제1위치에서 기입될 수 있으며, 역방향 및 정방향 점프를 모두 할 수 있게 판독함과 동시에 비기계적 메모리의 제2위치로부터 (거의) 즉시 판독될 수 있다. 제1과 제2 어드레스 발생수단 사이의 결합에 의해서, 한편 판독신호에서 점프하여 진향 또는 정지된 기입신호를 부적절하게 통과시키며, 다른 한편 진행하는 판독신호를 정지된 기입선로로 부적절하게 통과 시키는 것을 방지할수 있다. 결국, 제2 어드레스 발생수단은 적어...

Full description

Saved in:
Bibliographic Details
Main Authors KOPPELMANS, JOHANNES F.A, MEIJBOOM, ARTHUR
Format Patent
LanguageEnglish
Korean
Published 15.05.1999
Edition6
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:제1 및 제2 어드레스 발생수단에 의해 디지털 비디오 메모리 배열을 공급함으로써, 디지털 비디오신호는 비기계적 메모리의 제1위치에서 기입될 수 있으며, 역방향 및 정방향 점프를 모두 할 수 있게 판독함과 동시에 비기계적 메모리의 제2위치로부터 (거의) 즉시 판독될 수 있다. 제1과 제2 어드레스 발생수단 사이의 결합에 의해서, 한편 판독신호에서 점프하여 진향 또는 정지된 기입신호를 부적절하게 통과시키며, 다른 한편 진행하는 판독신호를 정지된 기입선로로 부적절하게 통과 시키는 것을 방지할수 있다. 결국, 제2 어드레스 발생수단은 적어도 기입신호 및 판독신호에 응답하여 인정된 어드레스점프를 결정하기 위한 결정수단이 배치된다. By providing a digital video memory arrangement with first and second address generating means, digital video signals can be written at a first location of a non-mechanical memory and (almost) immediately read out from a second location of the non-mechanical memory, with the reading out both being capable of featuring backward and forward jumps. As a consequence of a coupling between the first and the second address generating means it becomes impossible to, on the one hand, unjustly pass with jumping in the read signal the running or stopped write signal and, on the other hand, unjustly pass with the running read signal the stopped write signal. To this end the second address generating means dispose over determining means for determining, in response to at least the write signal and the read signal, a permitted address jump.
Bibliography:Application Number: KR19950024776