DISTRIBUTED COMPLETION CONTROL IN A MICROPROCESSOR

분산 완전 메카니즘(distributed completion mechanism)은 다수의 순서화된 큐 구조(large secquential queue structure)와 연관된 사이클 시간(cycle time)에 부담없이 슈퍼스칼라 프로세서(superscalar processor)내에서 인스트럭션간의 복잡한 제어 종속 관계를 유지시킨다. 이러한 메카니즘에는 전역 버스(global busses)가 구비되지만, 이 전역 버스는 사이클에 제한되지 않는다(일반적으로, 전역 버스는 대부분 래치(latch)간의 경로이다). 이러한 완전 제어...

Full description

Saved in:
Bibliographic Details
Main Authors VADEN, MICHAEL THOMAS, OLSON, CHRISTOPHER HANS, POTTER, TERENCE MATTHEW
Format Patent
LanguageEnglish
Korean
Published 15.05.1999
Edition6
Subjects
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
Online AccessGet full text

Cover

More Information
Summary:분산 완전 메카니즘(distributed completion mechanism)은 다수의 순서화된 큐 구조(large secquential queue structure)와 연관된 사이클 시간(cycle time)에 부담없이 슈퍼스칼라 프로세서(superscalar processor)내에서 인스트럭션간의 복잡한 제어 종속 관계를 유지시킨다. 이러한 메카니즘에는 전역 버스(global busses)가 구비되지만, 이 전역 버스는 사이클에 제한되지 않는다(일반적으로, 전역 버스는 대부분 래치(latch)간의 경로이다). 이러한 완전 제어 메카니즘의 비용은 각각의 인스트럭션 단계(instruction stage)와 연관된 대다수의 태그 비트(tag bits)가 대부분 차지하지만, 리소그래피(lithography)공정이 축소되는 것을 고려해보면 비용이 적게 들고, 새로운 기법에 더욱 유리한 장점을 갖는다. The distributed completion mechanism maintains complex control dependence relations between instructions in a superscalar processor without the cycle time burden associated with large sequential queue structures. There are global busses, but none of them are cycle limiting (in general, they are almost latch-to-latch paths). The cost of this completion control mechanism is a large number of tag bits associated with each instruction stage, however, in light of shrinking lithography this cost is small and takes advantage of the strengths of newer technologies.
Bibliography:Application Number: KR19950067118