MICROCOMPUTER WITH BUILT-IN DEBUGGING CAPABILITY

디버그 지시수단으로서의 디버그 지시 프로그램 X는, 예를 들면, 감시 될 RAM 5의 지정된 부분의 내부상태의 어드레스를 선택하기 위해 래치내용 설정레지스터 20을 동작시킨다. 선택된 주소는 래치 타이밍 제어기 18에 주어진다. RAM 5의 지정된 부분의 내부상태는 어드레스 버스 9 및 버스 타이밍 제어신호 12의 정보에 따라 표시내용 래치기 7에 출력된다. 표시내용 래치기 7은 내부상태를 래치하고 표시장치로 출력하여 RAM 5의 내부상태는 후에 확인 및 디버그할 수 있게 된다. A debug instruction program i...

Full description

Saved in:
Bibliographic Details
Main Author NAOE, YUKIHISA
Format Patent
LanguageEnglish
Korean
Published 30.03.1999
Edition6
Subjects
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
Online AccessGet full text

Cover

More Information
Summary:디버그 지시수단으로서의 디버그 지시 프로그램 X는, 예를 들면, 감시 될 RAM 5의 지정된 부분의 내부상태의 어드레스를 선택하기 위해 래치내용 설정레지스터 20을 동작시킨다. 선택된 주소는 래치 타이밍 제어기 18에 주어진다. RAM 5의 지정된 부분의 내부상태는 어드레스 버스 9 및 버스 타이밍 제어신호 12의 정보에 따라 표시내용 래치기 7에 출력된다. 표시내용 래치기 7은 내부상태를 래치하고 표시장치로 출력하여 RAM 5의 내부상태는 후에 확인 및 디버그할 수 있게 된다. A debug instruction program is executed to enable a latch contents setting register to select the address of a specified part of a memory to be monitored. The selected address is given to a latch timing controller 18, and the internal state of the specified part of memory is supplied to a display contents latch unit according to information from an address bus and a bus timing control signal. The display contents latch unit latches the internal state and supplies it to a display device so that the internal state of memory can be identified and debugged.
Bibliography:Application Number: KR19950006949