FAULT CELL REPAIR CIRCUIT OF SEMICONDUCTOR MEMORY

• Main Authors: NAM, HYO-YUN, SEO, YONG-HO
• Format: Patent
• Language: English; Korean
• Published: 01.12.1998
• Edition: 6
• Subjects: INFORMATION STORAGE; PHYSICS; STATIC STORES

1. 청구 범위에 기재된 발명이 속한 기술분야: 메모리 셀중의 불량셀을 리던던시 셀과 대치하고자 하는 분야에서 불량 셀의 동작뿐 아니라 대기 전류 불량원을 완전히 차단시키는 기술이다. 2. 발명이 해결하려고 하는 기술적 과제: 셀 전원전압에 의한 대기전류 불량을 완전히 방지하는 회로를 제공한다. 3. 발명의 해결방법의 요지 : 개시된 회로는, 저항들을 통해 연결된 저항 부하단들과 상기 저항 부하단에 각각의 드레인 단자가 연결되고 게이트 단자들이 워드라인에 접속되며 소오스 단자들이 비트라인 쌍에 각기 연결된 한쌍의 억세스 트랜지스터로 구성된 복수개의 메모리 셀들과, 상기 비트라인 쌍을 통하여 상기 메모리 셀들을 열방향 단위로 프리차아지 하기 위한 복수개의 프리차아지 트랜지스터 쌍을 구비한 반도체 메모리에 있어서: 상기 열 방향 단위로 배치된 상기 메모리 셀들이 대기 전류 불량셀로서 판정된 경우에 상기 저항 부하단들을 통해 메모리 셀로 제공되는 셀 전류 공급을 차단시키는 수단을 제공하며, 상기 프리차아지 트랜지스터쌍의 전류 공급동작 차단시키는 전류차단 수단을 가진다. 4. 발명의 중요한 용도 : 스태틱 메모리의 불량셀 구제회로로로서 적합하게 사용된다. In semiconductor memory devices, failed memory cells are problematic because they draw excessive standby currents. To repair such devices before packaging, the failed memory cell columns are replaced by redundant columns. To ensure that a replaced column having a failed cell does not draw excessive standby current, the invention provides for turning off the precharge circuit transistor pair that otherwise would supply precharge current to the bit line pair in the defective column, and also turning off the cell power line circuit that otherwise would supply current along a cell power line to the cell power nodes in the defective column of the memory array.