METHOD AND APPARATUS FOR DATA PROCESSING

• Main Authors: MAEJIMA, HIDEO, DANAKA, SHIGEYA, HOTTA, TAKASHI
• Format: Patent
• Language: English; Korean
• Published: 15.10.1998
• Edition: 6
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

데이터를 저장하기 위한 메모리수단과, 실행될 명령의 어드레스를 출력하기 위한 프로그램카운터와, 상기 메모리수단과 상기 프로그램카운터에 접속된 메모리 인터페이스수단, 상기 메모리 인터페이스수단으로부터 입력된 복수의 명령을 저장하여 상기 프로그램카운터에 의해 출력된 어드레스에 응답하여 m개의 명령을 출력하도록 상기 프로그램카운터에 접속된 명령캐시, 상기 메모리 인터페이스수단과 상기 명령캐시 사이에 접속되고, 디코딩된 결과로서 상기 필드내에 저장될 정보를 생성시키도록 상기 메모리 인터페이스수단으로부터 상기 명령캐시로 이동된 명령들을 디코딩하는 프리디코더수단, 상기 명령캐시에 접속되어, 복수의 명령이 선택되는 경우에 병렬처리를 위한 적어도 하나의 명령을 지정하기 위한 상기 필드내의 정보에 응답하며, 상기 m개의 명령들을 수신하기 위한 마스크 및 스위치수단과, 상기 마스크 및 스위치수단에 접속되고 선택된 적어도 하나의 명령을 저장하기 위한 m개의 명령레지스터와, 상기 m개의 명령레지스터에 각각 접속되어, 그에 해당하는 디코딩된 결과를 생성시키도록 상기 적어도 하나의 저장된 명령을 디코딩하는 m개의 디코더와, 저장된 명령과 상기 필드내의 정보에 응답하여 상기 프로그램카운터내에 어드레스를 설정하는 시퀀스와, 상기 디코딩된 결과에 응답하여 상기 레지스터 파일로부터 이동된 적어도 하나의 데이터사항을 입력하며, 산술연산의 결과를 지시하는 데이터를 상기 레지스터 파일로 출력하도록 상기 입력된 데이터사항에 산술연산을 수행하는 m개의 산술연산 유닛을 포함하는 데이터처리장치를 제공한다. A data processor comprises an instruction unit (103) receiving instructions from a memory interface (100), a sequencer (102) for controlling a program counter (101) in order to read instructions from the instruction unit (103), at least two instruction registers (104, 105) for storing first and second instructions being read out from the instruction unit (103), at least two arithmetic operation units (110, 112) for carrying out arithmetic operations in accordance with instructions read from the instruction registers (104, 105), wherein the instruction unit (103) has a cache memory (2900) for storing the instruction from the interface (100) and a first ROM (2901) for storing instructions in advance, wherein the instruction registers (104, 105) store instructions read from the cache memory (2900) and the first ROM (2901) so that the instructions can be executed in parallel to perform operations.