DISPLAY PANEL
To provide a display panel in which the occurrence of a failure caused by ESD is suppressed.SOLUTION: A display panel 1000a comprises a display area AA defined by a plurality of pixels P and a peripheral area NA other than the display area. The display panel comprises a gate driving circuit includin...
Saved in:
Main Authors | , , |
---|---|
Format | Patent |
Language | English Japanese |
Published |
07.05.2024
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | To provide a display panel in which the occurrence of a failure caused by ESD is suppressed.SOLUTION: A display panel 1000a comprises a display area AA defined by a plurality of pixels P and a peripheral area NA other than the display area. The display panel comprises a gate driving circuit including a shift register having a plurality of stages associated with a plurality of pixel rows, respectively, in the peripheral area and a first trunk line 134 extending in a column direction. The first trunk line includes edges on both sides of the first trunk line in the row direction: a first edge ea on one side that is a display area side in a row direction; and a second edge eb on the other side that is an opposite side to the display area in the row direction. The first trunk line includes a first portion 134A and a second portion 134B each having a first edge and a second edge. The first edge of the second portion is closer to the other side in the row direction than the first edge of the first portion. No element is provided in the first portion, and the second portion includes a region where the element is provided.SELECTED DRAWING: Figure 4
【課題】ESDに起因する不良の発生が抑制された表示パネルを提供する。【解決手段】表示パネル1000aは、複数の画素Pによって画定される表示領域AAと、表示領域以外の周辺領域NAとを有する。表示パネルは、周辺領域に、複数の画素行のそれぞれに対応付けられた複数の段を有するシフトレジスタを含むゲート駆動回路と、列方向に延びる第1幹線134とを有する。第1幹線は、第1幹線の行方向の両側のエッジであって、行方向の表示領域側である一方側にある第1エッジeaと、行方向の表示領域と反対側である他方側にある第2エッジebとを有する。第1幹線は、それぞれが第1エッジと第2エッジとを有する第1部分134Aおよび第2部分134Bを含み、第2部分の第1エッジは、第1部分の第1エッジよりも行方向の他方側にある。第1部分には、素子が設けられておらず、第2部分は、素子が設けられている領域を含む。【選択図】図4 |
---|---|
Bibliography: | Application Number: JP20220168439 |