SEMICONDUCTOR DEVICE

• Main Authors: KOBAYASHI HIDETOMO, SHIONOIRI YUTAKA
• Format: Patent
• Language: English; Japanese
• Published: 10.04.2024
• Subjects: BASIC ELECTRIC ELEMENTS; BASIC ELECTRONIC CIRCUITRY; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; PULSE TECHNIQUE; SEMICONDUCTOR DEVICES

To reduce the standby power or suppress the malfunction in a logic circuit performing clock gating.SOLUTION: A logic circuit includes a transistor that is turned off in a state that a potential difference exists between a source terminal and a drain terminal in a period for which a clock signal is not supplied. A channel formation region of the transistor is formed of an oxide semiconductor with reduced hydrogen concentration. Specifically, the hydrogen concentration of the oxide semiconductor is 5×1019(atoms/cm3) or less. Thus, the leakage current of the transistor can be reduced. As a result, the standby power can be reduced and the malfunction can be suppressed in the logic circuit.SELECTED DRAWING: Figure 1 【課題】クロックゲーティングを行う論理回路において、待機電力を低減すること又は誤動作を抑制すること。【解決手段】論理回路は、クロック信号が供給されない期間に渡って、ソース端子及びドレイン端子に電位差が存在する状態でオフするトランジスタを有する。該トランジスタのチャネル形成領域は、水素濃度が低減された酸化物半導体によって構成される。具体的には、当該酸化物半導体の水素濃度は、５×１０１９（ａｔｏｍｓ／ｃｍ３）以下である。そのため、当該トランジスタのリーク電流を低減することができる。その結果、当該論理回路の待機電力を低減すること及び誤動作を抑制することができる。【選択図】図１