MEMORY SYSTEM

• Main Authors: TADOKORO MITSUNORI, MORI HISASHI
• Format: Patent
• Language: English; Japanese
• Published: 01.12.2023
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

To provide a memory system that suppresses an increase in a circuit scale while preventing performance degradation.SOLUTION: The memory system is provided with a controller and a first number of memory elements connected to the controller via a channel. The controller includes a second number of polling circuits and a first processor. Each polling circuit receives the designation of a memory element and performs a polling operation that repeats a query to the designated memory element until it detects that a status of the designated memory element is in a ready state. The first processor selects the polling circuit that does not perform a polling operation from the second number of polling circuits, designates a memory element from the first number of memory elements to the selected polling circuit, and performs the polling operation.SELECTED DRAWING: Figure 10 【課題】性能低下を防ぎつつ回路規模の増大を抑制したメモリシステムを提供すること。【解決手段】メモリシステムは、コントローラと、チャネルを介してコントローラに接続された第１の数のメモリ要素と、を備える。コントローラは、第２の数のポーリング回路と、第１プロセッサと、を含む。各ポーリング回路は、ひとつのメモリ要素の指定を受信して、指定されたメモリ要素のステータスがレディー状態であることを検出するまで指定されたメモリ要素への問い合わせを繰り返すポーリング動作を実行する。第１プロセッサは、第２の数のポーリング回路のうちのポーリング動作を非実行中のポーリング回路を選択し、選択されたポーリング回路に第１の数のメモリ要素のうちのひとつのメモリ要素を指定してポーリング動作を実行させる。【選択図】図１０