SYSTEMS AND METHODS FOR PRODUCING EPITAXIAL WAFERS

• Main Authors: YANG YAU CHING, TU CHUNIN, HSU CHIH-YUAN, CHEN SHIHIANG
• Format: Patent
• Language: English; Japanese
• Published: 05.09.2023
• Subjects: AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUSPOLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR; BASIC ELECTRIC ELEMENTS; CHEMISTRY; CRYSTAL GROWTH; DRESSING OR CONDITIONING OF ABRADING SURFACES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS; GRINDING; MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; METALLURGY; PERFORMING OPERATIONS; POLISHING; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITHDEFINED STRUCTURE; REFINING BY ZONE-MELTING OF MATERIAL; SEMICONDUCTOR DEVICES; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITHDEFINED STRUCTURE; SINGLE-CRYSTAL-GROWTH; TRANSPORTING; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL ORUNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL

To provide systems and methods for producing epitaxial semiconductor wafers that adjust process conditions during polishing and epitaxy to prevent unacceptable wafer parameters from each of the processes.SOLUTION: A method of producing an epitaxial semiconductor wafer includes: measuring one or more epitaxial semiconductor wafers to determine an epitaxial deposition layer profile produced by an epitaxy apparatus; polishing a semiconductor wafer using a polishing assembly and then measuring the polished semiconductor wafer to determine a surface profile thereof; generating a predicted post-epitaxy surface profile of the polished wafer by comparing the surface profile of the polished wafer and the epitaxial deposition layer profile; determining a predicted post-epitaxy parameter based on the predicted post-epitaxy surface profile; and adjusting, based on the predicted post-epitaxy parameter, a process condition of the polishing assembly.SELECTED DRAWING: Figure 5 【課題】研磨及びエピタキシ中のプロセス条件として、プロセスの各々から許容できないウエハパラメータが生じないように調整するエピタキシャル半導体ウエハを製造するためのシステム及び方法を提供する。【解決手段】エピタキシャル半導体ウエハ製造方法は、エピタキシャル半導体ウエハを測定して、エピタキシ装置によって形成されたエピタキシャル堆積層形状を決定すること、研磨アセンブリを使用して半導体ウエハを研磨の後、研磨された半導体ウエハを測定して表面形状を決定すること、研磨されたウエハの表面形状とエピタキシャル堆積層形状とを比較することで研磨されたウエハの予測されたエピタキシャル後の表面形状を形成すること、予測されたエピタキシ後の表面形状に基づいて予測されたエピタキシ後のパラメータを決定すること及び予測されたエピタキシ後のパラメータに基づいて研磨アセンブリのプロセス条件を調整することを含む。【選択図】図５