MEMORY SYSTEM AND METHOD

• Main Authors: YOKOYAMA TOMONORI, MINATO KENSUKE, MOTOYA TORU, TADOKORO MITSUNORI, OKA KIMIHISA, ICHIBA FUYUKI
• Format: Patent
• Language: English; Japanese
• Published: 27.06.2023
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

To provide a memory system that enhances read performance and a method for controlling the memory system.SOLUTION: In a memory system, when receiving a read request designating a logical address range of a predetermined size or more from a host, a first processing circuit 12 of a memory controller issues a plurality of first sub-commands each of which is a sub-command for each first data unit, in logical address order. A second processing circuit 13 adds a serial number corresponding to the order of issuance to each of the plurality of first sub-commands. LUT engines 14e and 14o share the processing for specifying the position of the first data unit based on management information for each of the plurality of first sub-commands. An alignment circuit 16 aligns the plurality of first sub-commands in logical address order based on the serial number after processing by the plurality of LUT engines. A CPU 17 executes a read operation on a first memory based on the plurality of first sub-commands aligned in logical address order.SELECTED DRAWING: Figure 5 【課題】リード性能を高めるメモリシステム及びメモリシステムを制御する方法を提供する。【解決手段】メモリシステムにおいて、メモリコントローラの第１処理回路１２は、ホストから所定サイズ以上の論理アドレス範囲を指定したリード要求を受信した場合、夫々が第１データ単位毎のサブコマンドである複数の第１サブコマンドを論理アドレスの順に発行する。第２処理回路１３は、複数の第１サブコマンドの夫々に発行順に対応する通し番号を付加する。ＬＵＴエンジン１４ｅ、１４ｏは、複数の第１サブコマンドの夫々について管理情報に基づいて第１データ単位の位置を特定する処理を分担して実行する。整列回路１６は、複数のＬＵＴエンジンによる処理の後、複数の第１サブコマンドを通し番号に基づいて論理アドレス順に整列させる。ＣＰＵ１７は、論理アドレス順に整列された複数の第１サブコマンドに基づいて第１メモリに対するリード動作を実行する。【選択図】図５