TAPE-OUT OF WHOLE DIE AND PARTIAL DIE FROM COMMON DESIGN

• Main Authors: ERAN TAMARI, IDAN NISSEL, JONATHAN M REDSHAW, ALFREDO KOSTIANOVSKY, DALIA R HAIM, HAIM HAUZI, LEONID GITELMAN, OREN BETZALEL, PAR H HAMMARLUND
• Format: Patent
• Language: English; Japanese
• Published: 08.03.2023
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

To provide a chip design method and a set of integrated circuits to be taped out from a common design database.SOLUTION: An area of an overall instance of an integrated circuit is specified, and one or more shear lines are specified to identify portions to be removed with respect to one or more partial instances. Various techniques and mechanisms are specified to make it possible to tape out from a common design database. Thereby, it is made possible to suppress the effort to tape out a partial instance even more minimally than the effort to tape out the whole instance.SELECTED DRAWING: Figure 13 【課題】共通の設計データベースからテープアウトされるチップ設計方法及び集積回路のセットを提供する。【解決手段】集積回路の全体インスタンスの領域が規定され、１つ以上のせん断線が、１つ以上の部分インスタンスに関して除去される部分を識別するように規定される。様々な技術及び機構が、共通の設計データベースからテープアウトを行うことを可能にするように規定され、それにより、部分インスタンスをテープアウトする労力が、全体インスタンスをテープアウトする労力よりも最小限に抑えることができる。【選択図】図１３