SEMICONDUCTOR STORAGE DEVICE
To provide a semiconductor storage device capable of suppressing a leakage current at a time of data writing.SOLUTION: A plurality of anti-fuse memories M are arranged in a matrix shape in a semiconductor storage device 1. The anti-fuse memory M includes a memory capacitor 10 and a MOS transistor 20...
Saved in:
Main Authors | , , |
---|---|
Format | Patent |
Language | English Japanese |
Published |
13.01.2022
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | To provide a semiconductor storage device capable of suppressing a leakage current at a time of data writing.SOLUTION: A plurality of anti-fuse memories M are arranged in a matrix shape in a semiconductor storage device 1. The anti-fuse memory M includes a memory capacitor 10 and a MOS transistor 20. In the memory capacitor 10, a memory gate electrode 10a is connected to a source region 20b of the MOS transistor 20, and a diffusion region 10b is connected to a source line SL for each column. A gate electrode 20a of the MOS transistor 20 is connected to a word line WL for each column, a drain region 20c is connected to a bit line BL for each row, so that independently applied voltage is controlled.SELECTED DRAWING: Figure 1
【課題】データ書き込み時のリーク電流を抑制することができる半導体記憶装置を提供する。【解決手段】半導体記憶装置1には複数のアンチヒューズメモリMが行列状に配置されている。アンチヒューズメモリMは、メモリキャパシタ10とMOSトランジスタ20とを有する。メモリキャパシタ10は、メモリゲート電極10aがMOSトランジスタ20のソース領域20bに接続され、拡散領域10bが列ごとのソース線SLに接続されている。MOSトランジスタ20のゲート電極20aは、列ごとのワード線WLに接続され、ドレイン領域20cは行ごとのビット線BLに接続されており、独立して印加される電圧が制御される。【選択図】図1 |
---|---|
Bibliography: | Application Number: JP20200110035 |