SEMICONDUCTOR STORAGE DEVICE AND MANUFACTURING METHOD FOR SEMICONDUCTOR STORAGE DEVICE

• Main Author: UCHIYAMA YASUHIRO
• Format: Patent
• Language: English; Japanese
• Published: 27.09.2021
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

To provide a semiconductor storage device whose charge holding characteristic can be improved.SOLUTION: A memory cell array 100 includes a plurality of word lines WL, a semiconductor layer 10, a plurality of interlayer insulating layers 12, a tunnel insulating film 14, an intermediate insulating film 16, a plurality of charge accumulation layers 18, a plurality of lower block insulating layers 20, a plurality of upper block insulating layers 22, a core insulating layer 24, and a cover insulating film 26. The word lines WL and the interlayer insulating layers 12 form a multilayer body 30. The interlayer insulating layer 12 is an insulating layer. The word line WL is a gate electrode layer. The tunnel insulating film 14 is a first insulating film. The intermediate insulating film 16 is a second insulating film. The word lines WL and the interlayer insulating layers 12 are stacked on a semiconductor substrate alternately in a z direction (first direction). The word lines WL are disposed apart from each other in the z direction. The word lines WL are disposed apart from each other repeatedly in the z direction.SELECTED DRAWING: Figure 2 【課題】電荷保持特性の向上が可能な半導体記憶装置を提供する。【解決手段】メモリセルアレイ１００は、複数のワード線ＷＬ、半導体層１０、複数の層間絶縁層１２、トンネル絶縁膜１４、中間絶縁膜１６、複数の電荷蓄積層１８、複数の下部ブロック絶縁層２０、複数の上部ブロック絶縁層２２、コア絶縁層２４及びカバー絶縁膜２６を備える。複数のワード線ＷＬと複数の層間絶縁層１２が積層体３０を構成する。層間絶縁層１２は、絶縁層である。ワード線ＷＬは、ゲート電極層である。トンネル絶縁膜１４は、第１の絶縁膜である。中間絶縁膜１６は、第２の絶縁膜である。ワード線ＷＬと層間絶縁層１２は、半導体基板の上に、ｚ方向（第１の方向）に交互に積層される。ワード線ＷＬは、ｚ方向に離間して配置される。ワード線ＷＬは、互いに離間してｚ方向に繰り返し配置される。【選択図】図２