METHOD OF MANUFACTURING TRENCH GATE TYPE SWITCHING ELEMENT

• Main Authors: WATANABE YUKIHIKO, URAGAMI YASUSHI, OTSUBO HIROAKI
• Format: Patent
• Language: English; Japanese
• Published: 02.08.2021
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

To provide a technology capable of suppressing generation of crystal defects at an upper end of a trench.SOLUTION: A method of manufacturing a switching element includes first to eighth steps. At the first step, an n-type region exposed to an upper surface of a semiconductor substrate is formed in the semiconductor substrate. At the first step, the n-type region is formed so that a depth of the n-type region becomes shallower as it goes to the outside from its center. At the second step, a trench penetrating through the n-type region is formed. At the third step, an oxide layer obtained by oxidizing the n-type region is formed. At the fourth step, the oxide layer is removed. At the fifth step, a gate insulating film and a gate electrode are formed in the trench. At the sixth step, an interlayer insulating film is formed so that an upper surface of the interlayer insulating film is located lower than the upper surface of the semiconductor substrate. At the seventh step, a metal layer covering a range from the upper surface of the semiconductor substrate to the upper surface of the interlayer insulating film is formed. At the eighth step, a silicide layer is formed at an interface between the metal layer and the semiconductor substrate.SELECTED DRAWING: Figure 12 【課題】 トレンチの上端における結晶欠陥の発生を抑制できる技術を提供する。【解決手段】 スイッチング素子の製造方法は、第１工程〜第８工程を備える。第１工程では、半導体基板の内部に、半導体基板の上面に露出するｎ型領域を形成する。第１工程では、ｎ型領域の深さが中心から外側に向かうにつれて浅くなるようにｎ型領域を形成する。第２工程では、ｎ型領域を貫通するトレンチを形成する。第３工程では、ｎ型領域を酸化させた酸化物層を形成する。第４工程では、酸化物層を除去する。第５工程では、トレンチ内にゲート絶縁膜とゲート電極を形成する。第６工程では、層間絶縁膜の上面が半導体基板の上面より下側に位置するように層間絶縁膜を形成する。第７工程では、半導体基板の上面から層間絶縁膜の上面に跨る範囲を覆う金属層を形成する。第８工程では、金属層と半導体基板の界面にシリサイド層を形成する。【選択図】図１２