APPARATUS, METHOD, AND SYSTEM FOR PROCESSOR NON-WRITE-BACK CAPABILITY

• Main Authors: HISHAM SHAFI, VEDVYAS SHANBHOGUE, JAMES A COLEMAN, GILBERT NEIGER
• Format: Patent
• Language: English; Japanese
• Published: 08.04.2021
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

To provide a method for allowing software to selectively disable non-write-back lock accesses.SOLUTION: A hardware processor 100 includes: a plurality of logical processors; a control register 110 comprising a non-write-back lock disable bit; a cache 128 shared by the plurality of logical processors; and a memory controller 130 to disable a non-write-back lock access of the bus for a read-modify-write type of the memory request issued by a logical processor of the plurality of logical processors when the non-write-back lock disable bit is set to a first value; and implement the non-write-back lock access of the bus for the read-modify-write type of the memory request when the non-write-back lock disable bit is set to a second value.SELECTED DRAWING: Figure 1 【課題】ソフトウェアがノンライトバックロックアクセスを選択的に無効にすることを可能にする方法を提供する。【解決手段】ハードウェアプロセッサ１００は、複数の論理プロセッサと、ノンライトバックロック無効化ビットを備える制御レジスタ１１０と、複数の論理プロセッサによって共有されるキャッシュ１２８と、ノンライトバックロック無効化ビットが第１の値に設定されている場合に、複数の論理プロセッサのうちの論理プロセッサによって発行されたメモリ要求の読み取り−変更−書き込みタイプのバスのノンライトバックロックアクセスを無効にし、ノンライトバックロック無効化ビットが第２の値に設定されている場合に、メモリ要求の読み取り−変更−書き込みタイプのバスのノンライトバックロックアクセスを実装するメモリコントローラ１３０と、を備える。【選択図】図１