PACKET PROCESSING DEVICE AND PACKET PROCESSING METHOD

• Main Author: NISHIMURA KAZUTO
• Format: Patent
• Language: English; Japanese
• Published: 10.10.2019
• Subjects: ELECTRIC COMMUNICATION TECHNIQUE; ELECTRICITY; TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION; WIRELESS COMMUNICATIONS NETWORKS

To provide a packet processing device capable of suppressing an output delay of a high priority packet.SOLUTION: A packet processing device includes a first determination part, a second determination part and a switching part. The first determination part collects an arrival packet number within a first period from a time slot just after a priority section and to a termination of a start point time slot within the priority section sequentially arrived. The first determination part determines whether in the case where the collected arrival packet number is a positive, there is a front deviation in an observation period. The second determination part collects the arrival packet number within a second period from the time slot just after the priority section after the first period to the termination of the start point time slot of a burst section within the sequential arrival priority section. The second determination part determines whether in the case where the arrival packet number collected is 0, there is a rear deviation of the observation period.SELECTED DRAWING: Figure 14 【課題】高優先パケットの出力遅延を抑制できるパケット処理装置等を提供する。【解決手段】パケット処理装置は、第１の判定部と、第２の判定部と、切替部とを有する。第１の判定部は、優先区間直後のタイムスロットから次に到来する優先区間内の始点タイムスロット終了までの第１の期間内で到着パケット数を収集する。第１の判定部は、収集した到着パケット数が正の場合に観測周期の前方ズレを判定する。第２の判定部は、第１の期間後における優先区間直後のタイムスロットから、次に到来する優先区間内のバースト区間の始点タイムスロット終了までの第２の期間内で到着パケット数を収集する。第２の判定部は、収集した到着パケット数が０の場合に観測周期の後方ズレを判定する。【選択図】図１４