SEMICONDUCTOR DEVICE

• Main Author: SHIONOIRI YUTAKA
• Format: Patent
• Language: English; Japanese
• Published: 06.12.2018
• Subjects: BASIC ELECTRIC ELEMENTS; BASIC ELECTRONIC CIRCUITRY; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; PULSE TECHNIQUE; SEMICONDUCTOR DEVICES

To detect coincidence and anticoincidence of output data signals of a main flip flop and a shadow flip flop thereby to reduce power consumption of a circuit (TEDC) which indicates timing error of the main flip flop.SOLUTION: A TEDC has a power gating circuit (PGC) for performing power gating of a shadow FF and a circuit (RSTC) for resetting an output signal of the shadow FF. The PGC renders the shadow FF active in the case where error detection is required and renders the shadow FF power saving mode in the other case. The RSTC supplies certain voltage to an output terminal of the shadow FF in the power saving mode to prevent malfunction of the TEDC. A transistor manufactured from an oxide semiconductor is used for supply of voltage to the output terminal.SELECTED DRAWING: Figure 1 【課題】メイン・フリップフロップとシャドウ・フリップフロップの出力データ信号の不一致または一致を検出することにより、メインＦＦのタイミングエラーを告知する回路（ＴＥＤＣ）の消費電力を削減する。【解決手段】ＴＥＤＣに、シャドウＦＦのパワーゲーティングを行うパワーゲーティング回路（ＰＧＣ）、およびシャドウＦＦの出力信号をリセットする回路（ＲＳＴＣ）を設ける。ＰＧＣは、エラー検出が必要になるとシャドウＦＦをアクティブ状態にし、その他のときはシャドウＦＦを省電力状態とする。ＲＳＴＣは、省電力状態でのシャドウＦＦの出力端子に一定の電圧を供給して、ＴＥＤＣの誤動作を防止する。出力端子への電圧の供給には、酸化物半導体から作製されるトランジスタが用いられる。【選択図】図１