SEMICONDUCTOR DEVICE

• Main Authors: TSUNENO KATSUMI, SHIMIZU TAKU, WATANABE TETSUYA, MIYAMORI MITSURU
• Format: Patent
• Language: English; Japanese
• Published: 11.10.2018
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

PROBLEM TO BE SOLVED: To improve properties of a semiconductor device including a FINFET.SOLUTION: The semiconductor device includes: two parallelepiped fins F disposed in parallel in an X direction; and a gate electrode GE which is disposed on the fins via a gate insulation film and extends in a Y direction. The semiconductor device is configured as follows. Namely, a drain plug P1D is provided on a drain region DR which is positioned at one side of the gate electrode GE and extends in the Y direction, and two source plugs P1S are provided on a source region SR which is positioned at the other side of the gate electrode GE and extends in the Y direction. The drain plug P1D is disposed while being displaced in such a manner that its position in the Y direction is not overlapped with the two source plugs P1S. Thus, a gate-drain capacity can be made smaller than a gate-source capacity and circuit delay caused by Miller effects can be suppressed. Further, a source-side capacity is increased in comparison with a drain-side capacity, thereby improving stability of circuit operation.SELECTED DRAWING: Figure 2 【課題】ＦＩＮＦＥＴを有する半導体装置の特性を向上させる。【解決手段】Ｘ方向に平行に配置される直方体状の２本のフィンＦと、これらの上にゲート絶縁膜を介して配置され、Ｙ方向に延在するゲート電極ＧＥとを有する半導体装置を次の構成とする。ゲート電極ＧＥの一方の側に位置し、Ｙ方向に延在するドレイン領域ＤＲ上にドレインプラグＰ１Ｄを設け、ゲート電極ＧＥの他方の側に位置し、Ｙ方向に延在するソース領域ＳＲ上に２つのソースプラグＰ１Ｓを設ける。そして、ドレインプラグＰ１Ｄは、２つのソースプラグＰ１ＳとＹ方向の位置が重ならないようにずれて配置される。このような構成により、ゲート−ドレイン間容量を、ゲート−ソース間容量より小さくすることができ、ミラー効果による回路遅延を抑制することができる。また、ソース側の容量が、ドレイン側の容量に比べ増加することとなり、回路動作の安定性を向上させることができる。【選択図】図２