STORAGE DEVICE AND MEMORY CONTROLLER

• Main Authors: SHIMURA YASUHIRO, UENO HIROTAKA, KIJIMA JUNICHI, AZUMA TOMOAKI, KANAMORI YUKI, OOSERA SHINICHI, SHIGA HIDEHIRO, OTSUKI SUMIHITO
• Format: Patent
• Language: English; Japanese
• Published: 04.10.2018
• Subjects: INFORMATION STORAGE; PHYSICS; STATIC STORES

PROBLEM TO BE SOLVED: To provide a memory controller capable of improved data reading accuracy.SOLUTION: A memory controller according to one embodiment is configured so that a first instruction to apply a positive voltage to one of a plurality of word lines is transmitted to a storage device which has a plurality of cell transistors connected in series, the plurality of word lines respectively connected to gates of the plurality of cell transistors, a first data latch, and a second data latch. The memory controller is further configured to transmit a fourth instruction which is different from a second instruction and is different from a third instruction to copy the data from the first data latch to the second data latch before transmitting a second instruction to output the data from the storage device after transmitting the first instruction.SELECTED DRAWING: Figure 1 【課題】 向上されたデータ読み出し精度が可能なメモリコントローラを提供する。【解決手段】 一実施形態によるメモリコントローラは、直列接続された複数のセルトランジスタと、複数のセルトランジスタのそれぞれのゲートとそれぞれ接続された複数のワード線と、第１データラッチと、第２データラッチと、を備える記憶装置に、複数のワード線の１つに正の電圧を印加する第１指示を送信するように構成されている。メモリコントローラは、さらに、第１指示の送信後に記憶装置からのデータの出力を指示する第２指示を送信する前に、第２指示と異なりかつ第１データラッチから第２データラッチへのデータへのコピーを指示する第３指示と異なる第４指示を送信する、ように構成されている。【選択図】 図１