DEVICE MODEL AND PROCESS DESIGN KIT

• Main Authors: KO RISHO, TSUNENO KATSUMI, MIYAMORI MITSURU
• Format: Patent
• Language: English; Japanese
• Published: 05.07.2018
• Subjects: BASIC ELECTRIC ELEMENTS; CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; PHYSICS; SEMICONDUCTOR DEVICES

PROBLEM TO BE SOLVED: To provide a device model, particularly including a split gate type non-volatile memory device, which can obtain a highly accurate simulation result.SOLUTION: According to one embodiment, a device model includes a first transistor model MSG that simulates characteristics of a selection gate transistor whose channel resistance varies according to a selection gate voltage Vsg applied to a selection gate, a second transistor model MMG that simulates characteristics of a memory gate transistor whose channel resistance varies according to a memory gate voltage Vmg applied to a memory gate, and a variable resistance model R0 that is set in correspondence to a gap region formed under an insulating film which insulates the selection gate and the memory gate and whose resistance value varies according to the selection gate voltage Vsg and the memory gate voltage V mg. The variable resistance model R0 is provided between the first transistor model MSG and the second transistor model MMG.SELECTED DRAWING: Figure 1 【課題】従来の素子モデルでは、特にスプリットゲート型の不揮発性メモリ素子について、精度の高いシミュレーション結果を得ることができない問題がある。【解決手段】一実施の形態によれば、素子モデルは、選択ゲートに印加される選択ゲート電圧Ｖｓｇによりチャネル抵抗が変化する選択ゲートトランジスタの特性を模擬する第１のトランジスタモデルＭＳＧと、メモリゲートに印加されるメモリゲート電圧Ｖｍｇによりチャネル抵抗が変化するメモリゲートトランジスタの特性を模擬する第２のトランジスタモデルＭＭＧと、選択ゲートとメモリゲートとを絶縁する絶縁膜の下部に形成されるギャップ領域に対応して設定され、選択ゲート電圧Ｖｓｇとメモリゲート電圧Ｖｍｇとに応じて抵抗値が変化する可変抵抗モデルＲ０と、を有し、第１のトランジスタモデルＭＳＧと第２のトランジスタモデルＭＭＧとの間に可変抵抗モデルＲ０が設けられる。【選択図】図１