SEMICONDUCTOR DEVICE

• Main Authors: HARADA NOZOMI, NAKAMURA HIROKI, MASUOKA FUJIO
• Format: Patent
• Language: English; Japanese
• Published: 25.01.2018
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

PROBLEM TO BE SOLVED: To provide a semiconductor device which uses a CMOS SGT and achieves less area occupied by an element formation region.SOLUTION: A semiconductor device includes: first and second columnar silicon layers 504, 505; a first gate insulation film 506 formed around the first columnar silicon layer; a first gate electrode 303 formed around the first gate insulation film; a second gate insulation film 506 formed around the second columnar silicon layer; a second gate electrode 304 formed around the second gate insulation film; first gate wiring 305 connected to the first and second gate electrodes; a first n-type diffusion layer 524 formed on top of the first columnar silicon layer; a second n-type diffusion layer 502 formed at the bottom of the first columnar silicon layer; a first p-type diffusion layer 525 formed on top of the second columnar silicon layer; and a second p-type diffusion layer 503 formed at the bottom of the second columnar silicon layer. A center line extending along the first gate wiring is offset by a first predetermined amount with respect to a line which links the center of the first columnar silicon layer and the center of the second columnar silicon layer.SELECTED DRAWING: Figure 1 【課題】素子形成領域の占める面積が小さい、ＣＭＯＳ ＳＧＴを用いた半導体装置を提供する。【解決手段】半導体装置は、第１及び第２の柱状シリコン層５０４，５０５と、第１の柱状シリコン層の周囲に形成された第１のゲート絶縁膜５０６と、この膜の周囲に形成された第１のゲート電極３０３と、第２の柱状シリコン層の周囲に形成された第２のゲート絶縁膜５０６と、この膜の周囲に形成された第２のゲート電極３０４と、第１及び第２のゲート電極に接続された第１のゲート配線３０５と、第１の柱状シリコン層の上部に形成された第１のｎ型拡散層５２４と、第１の柱状シリコン層の下部に形成された第２のｎ型拡散層５０２と、第２の柱状シリコン層の上部に形成された第１のｐ型拡散層５２５と、第２の柱状シリコン層の下部に形成された第２のｐ型拡散層５０３と、を有する。第１のゲート配線に沿って延びる中心線が、第１の柱状シリコン層の中心と第２の柱状シリコン層の中心とを結ぶ線に対して第１の所定量オフセットしている。【選択図】図１